Tanner EDA

透過創新推動矽光子的實體驗證

從設計、光罩到矽晶，積體電路 (IC) 設計流程（尤其是在較舊的節點）過去假定繪製的內容都會實現。在電子設計自動化 (EDA) 產業的幫助下，晶圓代工廠過去已經具備這項能力。設計廠商運用設計規則檢查 (DRC) 和 layout versus schematic (LVS)...

曲線來了！IC製造為曲線光罩做準備！

製造積體電路時，我們過去總是製作具有曼哈頓 (垂直、水平) 和45度邊的光罩。例如，即使實際印在晶圓上的形狀是圓的，接觸孔仍設計成方的。事實證明，要印出這種圓形，適當的光罩圖案實際上應當是圓形，即最終的製程視窗最大化曲線光罩形狀。現今多電子束光罩刻寫機使得光罩刻寫曲線圖形成...

2022 L-Edit 進階實務 Workshop 圓滿成功

本周一(11/14)的 L-Edit 進階實務 Workshop 2022，為恩萊特科技的客戶進行 L-Edit 環境架構以及相關功能的介紹。除了功能的操作之外，也透過實務案例針對 DRC Set Up、TDB Layout vs Layout...

Siemens partners with TSMC for 3nm product certifications and other technology milestones

Siemens Digital Industries Software today announced TSMC has certified a broad array of EDA solutions from Siemens Digital Industries...

3D IC verification requires a golden netlist that allows exceptions

Tarek Ramadan With current 3D IC packaging technologies, since the system-level netlist (the 3D IC design intent) drives system-level LVS...

創新MEMS元件開發與應用趨勢

活動簡介 AIoT應用發展持續熱燒，激勵各種智慧終端對感測器(Sensor)的需求不斷攀升，而基於微機電系統(MEMS)技術的微型化感測器，更已廣泛為業界所採用，相關MEMS元件也持續演進，以滿足愈來愈多創新智慧應用的需求，諸如微型揚聲器(Micro...

西門子、聯電強強聯手，加速 3D IC 開發時程

西門子數位化工業軟體今日宣布與聯電（UMC）合作，為聯電的晶圓對晶圓堆疊（wafer-on-wafer）及晶片對晶圓堆疊（chip-on-wafer）技術提供新的多晶片 3D IC 規劃、組裝驗證，以及寄生參數萃取（PEX）工作流程。...

抓住高速運算商機！矽光子晶片的設計流程與技術

活動簡介面對多樣性的市場需求，Siemens EDA 的 Tanner 設計流程具有獨特的優勢，不僅能在Window及 Linux 系統下執行，且經過全球上千 IC 設計師實際生產驗證過，藉由簡易且高整合度的平台，快速提升設計開發與 tape out 的速度與品質。...

Improve your layout load time without capital investment?

By Roger Kang How many times has this happened to you—you waited for an hour to complete the loading of a layout file, only to have the...