By Sajeda Tamimi HyperLynx 2604 版本帶來一系列全面提升，讓 PCB 設計驗證更快速、更智慧，也更容易上手。我們很興奮宣布全新的 AI 驅動功能，由 Product Support Copilot 提供支援，並整合 Siemens Fuse EDA AI System，直接在 HyperLynx SI/PI、Schematic Analysis、Advanced Solvers、DRC 與 AMS 中提供文件支援。這項情境式輔助功能減少了搜尋文件所需的時間，並加速新使用者的學習曲線。本次版本針對所有產品線，Schematic Analysis、AMS、DRC、SI/PI、Advanced Solvers 與 Design Space Exploration，帶來實質改善，明確聚焦於消除繁瑣的手動作業並加速設計週期。 以下是各領域的重點更新： 電路圖分析： 模型建立向來是訊號完整性分析中最耗時的環節之一。HyperLynx 2604 以突破性的自動化功能徹底改變這項工作流程： ● 從 Xpedition Designer...

AI 運算叢集對晶片間頻寬的需求持續攀升，傳統插拔式光模組在功耗與密度上已逼近瓶頸，光電共封裝（CPO）成為下一步的整合方向。這篇研究展示 Broadcom 以 7nm FinFET 製程打造的 6.4 Tb/s 重定時 ASIC， 組成 51.2 Tb/s 的 CPO 系統，是目前文獻中整合度最高的設計。 CPO 架構與晶片定位 光電共封裝透過將光電子晶片（PIC）與網路 ASIC 緊密共置，大幅縮短晶片間電氣互連長度，藉此降低訊號完整性問題與功耗。本文介紹的晶片單片整合 64 條 Egress（TX）通道與 64 條 Ingress（RX）通道，每條通道資料速率均為 106.25 Gb/s PAM-4，並整合 320 路監控光二極體讀出線路、320 路加熱器 DAC，以及完整時脈產生與數位訊號處理架構。8 顆這樣的光電引擎共封裝後，即可組成 51.2 Tb/s 的 CPO 系統。 圖 1：6.4 Tb/s CPO ASIC 的頂層方塊圖，顯示 Egress 路徑（TX）與 Ingress 路徑（RX）分別透過有機基板連接至主機網路 ASIC，以及透過 3D...

薄氮化矽晶片級調變是量子光學與慣性感測系統整合的關鍵環節，既有 AOM 方案依賴光學共振腔增強，光學頻寬受限於腔體線寬，通常不足 1 奈米。這篇研究提出的螺旋相位匹配架構，讓工作頻率提升 35 倍，光學頻寬改善逾兩個數量級。 為何薄氮化矽調變困難 薄氮化矽的超低損耗來自刻意降低光學約束，典型截面為寬 2.4 微米、厚 96.5 奈米的氮化矽核，深埋二氧化矽包層，光學模態大幅延伸至包層，使移動邊界效應幾乎失效。替代方案如嵌入氮化鋁與空氣間隙，需引入蝕刻表面，增加散射損耗並破壞平台超低損耗前提。 圖 1：調變器實作與設計概述。圖中顯示層堆疊結構、橫截面掃描電子顯微鏡影像、光學模態輪廓、應變張量模擬、螺旋設計策略、場振幅演化以及相位匹配驗證。 螺旋相位匹配設計策略 論文以極長交互作用長度補償單位長度的弱耦合。行進波交叉指狀換能器（IDT）驅動聲波，螺旋波導每次穿越聲束時遇到精心選定的聲場相位，各段調變建設性疊加。光學相位失配定義了約 13 公分相干長度；螺旋幾何連續調整聲學相位，使有效交互長度超越相干長度兩倍。 量測結果 38 段螺旋 AOM 的調變效率與元件幾何：換能器在 468...