Fri, Sep 13 | 南部晶片設計研發培育中心

TANNER L-EDIT電路佈局及CALIBRE 物理驗證(DRC/LVS/xRC)

Tanner為目前業界做最容易入手且完整的混合信號IC設計全流程平台,目前已經通過全球數千IC設計師實際設計專案及生產驗證。 透過本課程快速了解如何透過Tanner的高效率Layout工具與物理設計規則驗證Design Rule Check讓您在Layout為主的設計應用上更事半功倍。
Registration is Closed
TANNER L-EDIT電路佈局及CALIBRE 物理驗證(DRC/LVS/xRC)

Time & Location

Sep 13, 2019, 1:00 PM – 5:00 PM GMT+8
南部晶片設計研發培育中心, 806, Taiwan, Kaohsiung City, Qianzhen District, Fuxing 4th Road, 2號號 7 樓

About the Event

  • 台灣的半導體產業鏈從 IC 設計,製造到應用有非常完整的分工系統; EDA 軟體在電子產品設計自動化的流程中是不可欠缺的工具,隨著 IC 設計與製程技術的不斷演進,IC 設計與製造的技術日趨複雜,工具平台亦顯如此,對於工具的依賴度與提升要求之外,進入門檻的降低,快速人才的培育養成,就顯得更加重要。 
  • 我們特別邀請國際大廠 Mentor , A Siemens Business,透過應用實例來分享目前業界最易入手, 且經過全球數千IC設計師實際生產驗證過的 完整混合信號IC設計全流程平台 – Tanner, 藉由簡易且整合性高的Analog and Mixed Signal IC Design and Implementation平台,快速提升設計開發與tape out的速度與質量。
  • 我們希望藉由此簡便且完整的平台,協助更多的新創及中小型IC 設計團隊實現多樣的IoT Edge IC的開發應用。
  • 另外,藉由Mentor Tanner EDA平台中著名的高效 L-Edit Layout 工具及物理驗證Design Rule Check讓多種需要更高彈性的Layout設計應用,如MEMS, Power Devices, mask, Packaging等, 提升Layout效率且提高設計生產的良率,更透過實際的操作展示具體呈現如何透過正確使用 EDA 工具讓您的設計開發工作事半功倍。

研討會議程摘要說明:

  • 特別邀請國際大廠Mentor, A Siemens Business多年經驗的工程師,透過實際參考設計做經驗分享
  • 透過實際軟體互動操作更清楚體驗Tanner如何快速提升設計的效率與質量
  • Tanner為目前業界做最容易入手且完整的混合信號IC設計全流程平台 
  • 已經通過全球數千IC設計師實際設計專案及生產驗證
  • Tanner 平台支持完整的晶圓廠PDK及業界共同格式如OA GDS/ iPDK等
  • 簡單易用,高度整合的Analog & Mixed Signal IC Design and Implementation平台
  • 了解如何透過Tanner的高效率Layout工具與物理設計規則驗證Design Rule Check讓您在Layout為主的設計應用上更事半功倍

建議適合參加對象:

  • 新創與中小型IC設計
  • IoT物聯網相關開發
  • MEMS微機電設計開發
  • Power Devices電源設計開發
  • 被動元件Mask設計開發

Share This Event