恩萊特科技宣布與美國專業佈局資料處理軟體廠商 Artwork 合作，將跨格式資料處理工具引進台灣，協助半導體與 PCB 業者解決異質整合時代面臨的巨量資料交接痛點，大幅縮短從設計到量產的時程。

本文根據 B. Welch 向 IEEE P802.3df 200G/400G/800G/1.6Tb/s 乙太網路工作小組提交的調變方案提案，整理四階脈衝振幅調變（PAM4）應用於 200G 單通道光學鏈路的元件效能、等化策略與製程微縮三項面向。 IEEE 802.3df 工作小組正評估支援 500 公尺與 2 公里光學鏈路的調變格式，技術選型將直接影響下一代 800GbE 光模組設計。每通道 200G 目標使調變方案的頻寬效率與向下相容性成為關鍵決策點，2025 年的標準定案期限令工程選型更加迫切。 為何選擇 PAM4 而非更高階調變 PAM4 透過四個振幅階層在每個符號中編碼 2 bit，相較於非歸零（NRZ）訊號可在相同頻寬下倍增資料速率，且已在 100G 單通道系統中累積大量產業部署經驗，設計方法論與測試程序框架完整，可直接降低 200G 開發風險。 PAM6 或 PAM8 等更高階調變格式雖理論上可在更窄頻寬內達到更高速率，但因相鄰階層間距縮小，雜訊餘裕大幅降低，需要解析度高達 15 bit 的數位類比轉換器（DAC），且造成超過 2

恩萊特科技副總蘇瑞怡（左起）、龍華科大學術副校長陳逸謙、西門子EDA協理鍾順桐、西門子EDA通路經理莊明峰。圖/恩萊特科技提供。 【台灣新竹訊，2026年5月18日】 隨著 AI 伺服器、高速運算與半導體產業快速發展，高階電子系統與印刷電路板（PCB）設計人才需求持續攀升。為強化學生實務能力並接軌產業趨勢，龍華科技大學日前宣布，攜手西門子EDA（Siemens EDA）及恩萊特科技合作，正式導入上百套全球產業主流的工業級「電子系統設計EDA軟體平台」，建構完整且專業的高速電路板教學與研究環境，進一步深化產學合作能量。 此次導入之軟體平台，除具備元件庫設計、電路圖設計與PCB佈局等核心功能外，更涵蓋高速PCB設計中極為關鍵的訊號完整性（SI/PI）與電磁干擾（EMI/EMC）分析技術，能進行佈線前後之模擬驗證，大幅提升設計精準度與開發效率。值得一提的是，多項工具已整合AI輔助功能，讓學生在校期間即可熟悉業界最新設計流程與智慧化開發趨勢，提升未來職場競爭力。配合龍華科大近年獲教育部補助建置之「3D數位電路板設計暨智慧製造類產線工廠」及「高速傳輸介面電

By Emma-Jane Crozier 經過嚴格的認證程序，屬於 Solido Simulation Suite 一部分的 Analog FastSPICE（AFS）已取得台積電 N2P 與 A16 製程節點的認證。Solido SPICE 同樣通過這兩項技術節點的資格審定，符合台積電的精準度要求。這些重要里程碑，是雙方歷經數月密切合作的成果，旨在確保設計工程師能夠使用所需工具，以應對台積電尖端製程技術上最具挑戰性的類比、混合訊號、射頻及記憶體設計需求。 Analog FastSPICE 現已通過台積電 N2P 與 A16 製程認證 AFS 已正式取得台積電前沿 N2P 與 A16 製程的認證。此項認證為晶片設計工程師帶來多項關鍵優勢，包括： 無縫整合至台積電的 N2 客製化設計參考流程（CDRF），確保經過驗證的精準度與效能 全面支援台積電的可靠性感知模擬（Reliability Aware Simulation）技術，使設計工程師能夠處理關鍵的積體電路老化效應與即時自我加熱效應──此二者於先進製程節點尤為重要 與台積電緊湊型通用光子引擎（C

By Julie Weber HyperLynx 2504 更新帶來大量新功能與改進，全面提升印刷電路板設計流程，讓工程師能以更高的效率與精確度應對最複雜的設計挑戰。 HyperLynx 的核心使命在於：讓模擬作業能在設計周期更早的階段介入、透過自動化工作流程使更廣泛的使用者都能運用模擬技術，並強化與電路圖擷取工具及佈局工具之間的整合。2504 版本在實現這一願景上邁出了重要步伐，於整個 HyperLynx 產品線中提供了一套強大的功能。 透過自動化建模簡化電路圖分析 建模難題一直是電路圖分析廣泛普及的主要障礙之一。2504 版本在 Project Creator 對話框中新增了一項工具，讓設計師能依據參考元件代號前綴快速產生被動元件與連接器模型，直接回應了這一痛點。此功能大幅縮短了設置所需模型的時間與工作量，使更多使用者得以善用電路圖分析的強大能力。 此外，HyperLynx 2504 新增了將 FPGA I/O Optimizer 交換檔直接匯入電路圖分析 FPGA Auto Modeler 的功能，實現了這些關鍵設計元素的無縫整合。本版本亦

後佈局模擬跑出來的結果和矽晶圓上的行為對不上——這不是偶發問題，而是寄生元件沒有精確萃取的必然代價。尤其進入 16nm 以下製程，FinFET 元件內部的源極汲極電阻、多重圖案化層的對準偏差、加上 BEOL 互連線密度爆炸性成長，傳統萃取工具根本無力兼顧精確度與 TAT。 Siemens EDA 的 Calibre xACT™ 寄生元件萃取解決方案，正是針對這些先進製程節點挑戰所設計的新世代工具。這份技術規格文件介紹 Calibre xACT 平台的核心能力、架構設計，以及為什麼它能讓設計工程師對效能目標在矽晶圓上完整實現充滿信心。 1. FinFET 先進製程節點萃取：飛法拉級精確度，不漏任何耦合效應 進入先進節點，光靠元件模型已不足夠——佈局相依效應必須由萃取工具承擔。Calibre xACT 針對 FEOL 與 BEOL 幾何結構自動選擇最佳萃取技術組合，並與 Calibre nmLVS 整合確保邊界不重複計算、不遺漏。 內建快速三維場求解器 ：即時計算 FinFET 參數，無需預先特性化的固定版圖配置，精確度顯著優於競爭工具的預特性化方案

在設計 PCB 時，你是否也曾遇過這樣的狀況：設計資料送出後才被組裝廠打回票，說替代料裝不上、測試點探針根本無法存取，整個專案只能重工重來？傳統元件庫只有 CAD 禁佈區資料，無法反映真實封裝尺寸與焊接規範，導致可製造性問題一路拖到組裝端才被發現。 Siemens Valor Parts Library（VPL）將超過十億筆電子元件的精確物理模型整合進 DFM 流程，讓設計團隊在佈局階段就能提前識別並修正製造問題，大幅降低重工風險與產品上市延誤。 為什麼選擇 Valor Parts Library？ 精確封裝模型，DFM 才能真正到位： VPL 提供完整的封裝本體、接腳接觸區域、高度與間距資料，遠超 CAD 禁佈區所能呈現的資訊，組裝層級 DFM 分析的品質直接取決於此。 替代料風險設計端就能量化： 透過 AML/AVL 整合，VPL 自動建構複合本體，確保所有替代料都能貼合設計空間，換料不再是未爆彈。 焊接可靠度依 IPC 標準全面驗證： 依循 IPC-7351B 與 IPC-2221規範，針對 SMT 趾部、跟部、側面圓角與通孔接腳進行焊接驗

恩萊特科技正式攜手 yieldWerx，將先進的自動化預測分析與良率診斷技術引進台灣半導體生態系，助力業者在先進封裝與矽光子趨勢下，加速良率學習並縮短產品上市時程。

By Keith Felton 推動次世代半導體整合技術 Innovator3D IC 解決方案套件 2510 版本是這套完整平台的首次重磅發布，這是一個一個專為 2.5D 與 3D 異質整合（heterogeneous integration）半導體封裝複雜工作流程量身打造的無縫整合平台。此套件整合四大核心技術，在設計規劃、原型驗證、分析模擬與資料管理等面向，為先進半導體創新提供無可比擬的全方位能力。 Innovator3D IC 解決方案套件一覽 2510 版本提供了一個完整的整合生態系，包含： Innovator3D IC Integrator（i3DI）： 快速、預測性的 ASIC 與晶粒（chiplet）整合，搭配數位孿生（digital twin）建模，以優化封裝設計、模擬，以及製造交接流程。 Innovator3D IC Layout（i3DL）： 針對先進基板與中介層（interposer）的協作式、規則驅動物理設計，直接符合主要晶圓廠認證規範。 Innovator3D IC Protocol Analyzer（i3DPA）：