在光子積體電路（Photonic Integrated Circuits, PIC）的設計與開發過程中， 「設計」與「封裝」往往被視為兩個分離的階段 。然而，當封裝條件沒有在設計初期就被納入考量時，工程團隊常常面臨耗時的反覆修改，甚至必須重新設計，導致產品延遲上市。...

作者：Dr. Andrew Tweedie，英國總監暨共同創辦人，及Dr. Bassou Khouya，多物理場 FEM 軟體開發工程師。 重點摘要 SAW 濾波器是一種廣泛應用於通訊、航太、國防等領域的電子元件。 SAW...

By Nada Tarek 隨著積體電路（IC）設計不斷突破技術極限，設計的複雜度也快速攀升。從微機電系統（MEMS）到 3D IC，這些先進的設計往往包含非傳統的曲線形狀——也就是不遵循典型直線或「曼哈頓式」幾何結構的設計。不過，儘管這些曲線形狀在功能與效能上帶來了顯著提...

作者： Juha Riippi 本篇文章將為你概述 Quanscient Allsolve 的主要功能，並從不同角度探討其效益。 不必再等模擬執行 Quanscient Allsolve 是完全雲端原生的軟體，一切都在雲端完成，軟體完全以瀏覽器為基礎。...

作者： Lee Wang 半導體產業正經歷從傳統的 2D 積體電路（IC）設計到更先進的 2.5D 與 3D 積體電路（3DIC）的轉型。推動這項轉型的驅動力，來自於突破摩爾定律限制，實現更高效能、效率與功能的需求。然而，技術的演進也帶來全新難題，特別是在熱管理方面。為因應...

捐贈儀式後合影，照片左至右依序為恩萊特科技總經理蘇正宇、陽明交通大學電機學院李大嵩副校長、西門子EDA台灣暨東南亞區副總裁兼總經理林棨璇、陽明交通大學電機學院王蒞君院長。陽明交通大學／提供 為強化我國在半導體先進製程與系統設計領域的創新研發實力，國立陽明交通大學電機學院日前...

在開發光子神經網路時，是否曾面臨複雜時間序列模式無法準確辨識、設計流程耗時且難以驗證的挑戰？傳統光子神經網路（PNN）在處理需時間記憶的任務上，常受限於架構與性能瓶頸，難以滿足高速訊號處理的需求。 Nokia Bell Labs 團隊選擇 Latitude Design...

作者：Neel Natekar 對從事積體電路（IC）可靠度工作的工程師而言，最大的挑戰在於如何確保靜電放電（ESD）防護具備足夠強度的同時，又不對防護電路進行過度設計。過度設計不僅會增加晶片面積，還會降低高速與射頻（RF）電路的效能。對此，Siemens EDA...

鋰鈮氧（Lithium Niobate, LN）因具優異的 Pockels 電光效應與低光學損耗，一直是高速調變器的首選材料。然而，將其有效整合至矽光平台仍具技術挑戰。近期，根特大學團隊透過微轉印技術（Micro-Transfer Printing,...