PCB 設計圖交出去了，卻在製板廠的前置處理階段才被告知有錯誤，改版、重工、延誤交期，這個場景對 PCB 設計工程師來說並不陌生。更棘手的是，製板廠為了趕上時程而自行修改設計資料，原始設計意圖是否被完整保留，往往難以追蹤與確認。 本篇文章介紹 CAM350 製造資料準備解決方案如何在正式移交製造前，讓設計工程師完整掌控 PCB 製造資料的檢查、修改、驗證與輸出全流程。 1. DFM 分析與交叉探測：在設計端抓出製板殺手 製板問題要等到送廠才被發現，代價最高。CAM350 讓工程師在移交前就能主動出擊，找到設計中潛在的製板風險。 DFM 分析：涵蓋酸液陷阱、銅箔細條、防銲層細條、錫橋、天線效應、散熱墊錯誤等基本缺陷檢查，以及盲孔、埋孔、背鑽、撓性板的進階分析。 軟硬複合板 DFM 分析：針對彎折區域的走線斷裂潛力、覆蓋膜異常、層間相依性等軟硬複合板特有風險進行專項分析，保護結構完整性。 PCB CAD 交叉探測：DFM 分析完成後，可直接在 Xpedition、Cadence Allegro 或 OrCAD PCB Designer...

3D IC 與異質整合設計的複雜度持續攀升: 多晶片堆疊、中介層互連、凸塊電源分配、跨工具 LVS 驗證，每一關都是讓設計週期延長的隱形地雷。當你在路徑探索階段才發現網表有誤，或在接近 tapeout 時才透過 Calibre 回饋找到違規，代價往往是數週的重工時間。 Siemens EDA 發布的 Innovator3D IC 產品系列版本 2604，正是針對上述痛點提出的系統性強化。本文整理此版本在 AI 賦能設計、早期分析、網表驗證與工具整合四大面向的核心新功能，協助工程師快速評估升級效益。 1. AI 賦能設計：從規劃到電源，讓機器先跑一遍 3D IC 的早期規劃階段充滿人工反覆試錯，訊號路徑怎麼排、電源凸塊怎麼分配，往往憑經驗猜測。2604 版本引入 3 項 AI 功能，直接切入這些高耗時環節： AI Sketchplan 訊號路徑自動生成：利用 AI/ML 演算法，依均衡接腳叢集（balanced pin clustering）原則自動產生整潔規劃方案，取代手動拉線試誤，大幅壓縮早期規劃時間 AI 電源與接地連線最佳化：指派連線時自

本文根據 Futurewei Technologies 的 F. Effenberger 於 2025 年 9 月發表的簡報，整理光學線路交換（Optical Circuit Switching，OCS）技術原理、商業部署現況，以及其在 AI 資料中心 Fabric 中的五種架構應用。 為何重要 AI 叢集中數千個加速器之間的全對全（all-to-all）通訊要求每個節點以微秒精度同步交換梯度與模型權重，電氣封包交換機每跳產生的序列化延遲與 O/E/O 轉換功耗已成為制約叢集規模的明確瓶頸。NVIDIA 在 OCP EMEA 2025 的公開分析顯示，OCS 與共封裝光學（Co-Packaged Optics，CPO）的組合可將網路功耗從 83 pJ/b 降至 31 pJ/b，改善幅度達 2.6 倍。 為何選擇 OCS 而非光學突發交換 OCS 以整個光學埠為粒度建立直接光通道，信號路徑中完全不經過 O/E/O 轉換，對速率與協議完全透明：今日承載 100G 流量的 OCS 無需改動硬體即可承載 800G。相對地，光學突發交換（Optical B

Valor NPI 2604 最新版本持續強化設計製造性（DFM）驗證，帶來新的限制條件類型、更多檢查項目，以及更完善的分析能力。 從智慧型導孔類型驅動分析需求，到引腳長度充分性評估，本版本的重點在於協助團隊更早識別製造風險，並更快速地解決問題。 更智慧的 DFM：IPC-4761 導孔類型感知 本版本最具影響力的增強功能之一，是在 Valor 焊墊堆疊編輯器中加入對導孔類型的支援。現在，設計中的導孔類型可依據 IPC-4761 標準加以標示，無需再以特殊註記的方式在製造圖面中另行標注。這項新增功能簡化了設計意圖的表達，使數位孿生更加完整，讓設計至製造的流程也更為順暢。 圖 1：IPC-4761 導孔類型數值反映在導孔鑽孔類型屬性中，並可納入分析限制條件。 覆蓋式導孔（Tented） 覆蓋並塗覆式導孔（Tented and covered） 塞孔式導孔（Plugged） 塞孔並塗覆式導孔（Plugged and covered） 填充式導孔（Filled） 填充並塗覆式導孔（Filled and covered） 填充並加蓋式導孔（Filled

本文根據 Franceschini 等人發表於 APL Photonics 2026 年 2 月號的研究論文，整理氮化矽（Silicon Nitride，Si₃N₄）自支撐奈米圖案化薄膜的設計方法、線性與非線性光學量測結果，及其對晶片級非線性光子元件的意義。 晶片級波長轉換與頻率梳產生等應用對非線性光學材料的效率要求持續提高，然而 Si₃N₄ 的三階非線性係數在未經結構設計的薄膜中受限於材料本質，成為降低操作功率或擴大頻寬的瓶頸。Franceschini 等人的研究顯示，透過在 50 nm 薄膜上週期性圖案化奈米孔洞陣列激發晶格共振，無需更換材料即可將非線性折射率與非線性吸收係數分別提升 3.4 倍與 5 倍。 為何選擇週期性奈米孔洞陣列激發晶格共振 晶格共振（Lattice Resonance）的場增強效果來自週期陣列多個單元晶格的相干散射，其品質因子可遠高於單一奈米粒子的局域共振，對三階非線性訊號（正比於局域電場三次方）的放大效果更顯著。研究團隊以有限元素法優化幾何參數，確定 969.5 nm 晶格週期搭配 200 nm 孔洞直徑可將共振定位

你是否也曾在先進製程節點的設計中，為了滿足複雜的填充密度規則而焦頭爛額？隨著 IC 設計進入 FinFET 時代，填充不再只是在空白區域塞入虛擬多邊形那麼簡單。層平坦度、製造應力、蝕刻與微影變異性、多重圖案合規性，每一項都對填充提出了前所未有的嚴格要求。設計中動輒需要數十億個填充形狀，傳統的填充方法不僅產生龐大的資料庫，更拖慢了整個設計流程。 Calibre YieldEnhancer 佈局修改平台正是為了解決這些挑戰而生。作為 Calibre 平台的一部分，它提供多種自動化解決方案，讓設計師能夠在確保 DRC 合規的前提下，最大化利用設計空間、提升良率與設計穩健性。其中，SmartFill 是整個平台的核心亮點，以下是它帶來的關鍵優勢： 分析驅動的智慧填充：SmartFill 結合進階密度分析與多種填充方案，自動評估填充約束並確定最佳填充圖案和形狀，單次執行即可產生簽核級別的結果，無需反覆迭代。 FinFET 與多重圖案感知：自動維持 FinFET 電晶體所需的間距和均勻性，並啟用色彩感知填充，確保多重圖案佈局在填充後仍然符合規則。...

你是否也曾遇過這樣的情況？ 電路設計完成後進入佈局甚至製造階段，才發現功能不如預期。一個電阻值選錯，就可能導致整塊板子報廢，不僅浪費時間，更帶來昂貴的重新投板成本。對於處理類比混合訊號電路的工程師來說，能在設計前期就驗證電路行為，是避免後期「驚喜」的關鍵。 PADS Professional 內建的類比混合訊號（AMS）模擬工具，正是為了解決這個痛點而生。它允許你直接在電路圖設計環境中，同時使用 SPICE 和 VHDL-AMS 模型進行模擬，無需切換到獨立的模擬軟體，大幅簡化驗證流程。無論是從零開始建立新電路，還是針對現有的電路圖設計進行模擬驗證，AMS 都能靈活應對。 以下是 PADS Professional AMS 模擬工具的核心優勢： 整合式模擬環境：直接在 PADS Designer 中啟動模擬，內建豐富的 SPICE 和 VHDL-AMS 元件庫，從運算放大器到電阻、二極體皆可一鍵搜尋並放置，模型與符號引腳自動對應。 靈活的訊號源設定：電壓源與接地模型可直接加入網路，無需額外放置電路圖符號，保持原始設計的完整性。支援分段線性電流源等

做 3D IC 或 Chiplet 設計的工程師，是否曾在封裝翹曲問題上吃過虧——直到試製後才發現金屬密度分布不均，回頭修改代價高昂？矽中介層要接 P&R 工具，LEF／DEF 匯出卻因接腳原點偏移而讓佈線工具跑出錯誤，一來一往耗掉大半天？ 這類設計流程中的「隱性成本」，往往不是單一工具的問題，而是工具之間介面沒對齊、設計資訊沒流通。Siemens EDA 發布的《Innovator 3D IC 2504 Update 1》技術規格文件，介紹此版本新增與強化的功能，涵蓋金屬密度分析、虛擬晶粒平面規劃、P&R 流程整合，以及資料格式互通性的多項改善。 1. 金屬密度分析增強：滑動視窗平均計算，提前預測封裝翹曲風險 封裝翹曲的根源常常埋在設計階段，但傳統金屬密度檢視難以看出全域分布趨勢。此版本透過滑動視窗演算法，讓工程師在設計期間就能量化翹曲風險。 滑動視窗平均計算（-window 參數）：以可設定的格網步數對整個設計區域進行移動式平均，直觀呈現哪些區域金屬過多或過少，協助工程師決定補金屬或減金屬的位置，降低基板翹曲機率 邊界補償機制：當滑動視窗超出

本文根據 V. Sekar 於 2026 年 2 月在 Vik's Newsletter 發表的產業分析，整理 GlobalFoundries 與 Tower Semiconductor 矽光子產能擴建規模、共封裝光學（CPO）商業化進程，以及矽光子技術取代銅電氣互連的工程依據。 AI 訓練叢集的互連頻寬需求已突破銅電氣互連的物理極限——在單通道速率超過 100 Gbps 後，銅線訊號完整性劣化且功耗不可承受。兩大矽光子晶圓代工廠於 2025 年財報同步公布三位數成長率與 2028 年前的產能預訂情況，顯示業界正以具體資本支出押注這項技術切換。 為何選擇矽光子而非延伸銅電氣互連 光訊號在矽波導中不像電訊號般產生電阻性損耗，使矽光子在更長距離上維持更低功耗。更關鍵的是，矽光子波導、調變器與光偵測器可直接使用現有半導體微影、沉積與蝕刻設備製造，無需全新製造設施，讓晶圓代工廠得以快速擴充產能。相比之下，銅電氣互連在突破 100 Gbps 後需加入複雜的等化電路，每增加一級等化即帶來額外功耗與訊號延遲，在資料中心機架層級累積的功耗差距已達無法接受的程度。