top of page

Tanner L-Edit 在封裝佈局GDS (Packaging layout GDS)的應用

2月21日 週五

|

財團法人自強工業科學基金會

想了解如何透過Tanner L-Edit來簡化packaging layout GDS的設計流程，並確保產出檔案的完整性？您一定不可以錯過本研討會！

Registration is Closed
See other events
Tanner L-Edit 在封裝佈局GDS (Packaging layout GDS)的應用
Tanner L-Edit 在封裝佈局GDS (Packaging layout GDS)的應用

時間 & 地點

2020年2月21日 下午1:20 – 下午4:40 [GMT+8]

財團法人自強工業科學基金會, 300 新竹市東區光復路二段101號 南校區 創新育成大樓二樓

活動簡介

封裝設計日新月異，日益複雜，在手持式裝置的主流應用推動之下，2.5D/3D IC封裝建成主流，更複雜的設計導致傳統的設計流程不敷使用。

此會透過L-Edit在Packaging Layout GDS的處理流程作為範例，闡述如何透過先進的工具簡化設計流程，並透過各種工具與操作，完成封裝Layout設計中需要達成的工作。

Tanner為目前業界做最容易入手且完整的混合信號IC設計全流程平台，目前已經通過全球數千IC設計師實際設計專案及生產驗證。

透過本課程快速了解如何透過Tanner的高效率Layout工具與物理設計規則驗證Design Rule Check.

讓您在MEMS/LED/Power 及Packaging等Layout Driven的GDS設計及進階複雜驗證上更事半功倍。

適合參加對象：

  • MEMS/3D/2.5D Packaging 封裝 GDS 設計開發/DRC 驗證
  • 新創與中小型IC設計
  • IoT物聯網相關開發
  • MEMS微機電設計開發
  • Power Devices電源設計開發
  • 被動元件Mask設計開發

研討會議程：

  1. 12:50 - 13:20 報導
  2. 13:20 - 13:50 Tanner Platform Overview
  3. 13:50 - 14:20 Import/export file format
  4. 14:20 - 14:50 Boolean Operation
  5. 14:50 - 15:10 Tea break 休息
  6. 15:10 - 15:40 I/O PAD Cross-reference
  7. 15:40 - 16:10 Physical Verification
  8. 16:10 - 16:40 Wafer tool

分享活動

bottom of page