淨零碳排新趨勢 加速半導體功率元件Layout設計與驗證

節能減碳已成為國際間最受關注的課題，相關的新興產業如電動車、HPC、充電樁等，都需要高轉換效率的新型半導體，如化合物半導體、氮化鎵(GaN)、碳化矽(SiC)等，其具備耐高溫、耐大電壓、低導通電阻等特性，可廣泛應用於高功率、高頻和高溫電力電子系統。

和傳統晶片比較，新型半導體元件具有更複雜的元件類型和參數，大電流和大電壓的特性下，可靠度的要求相較於過去的矽基半導體元件有更高的要求。透過Siemens EDA的Tanner L-edit不僅能克服元件多樣化、參數不連續及幾何形狀複雜的問題。同時可藉由Calibre及相關DRC驗證技術，確保準確的設計驗證，降低光罩錯誤成本，縮短產品上市時程。

活動單位：恩萊特科技股份有限公司 – Siemens EDA授權代理商

活動對象

• 新創中小型IC設計
• IoT物聯網相關開發
• MEMS微機電設計開發
• Power Devices電源設計開發
• 被動元件Mask設計開發

活動特色

• 從技術與應用的角度分享設計挑戰與注意要點
• 介紹並示範L-Edit平台針對半導體功率元件Layout所提出的高效設計流程
• 講師現場Live Demo，並可現場申請試用授權；學員可提供實際案例，現場技術交流

議程資訊

14:00 – 14:30 報到

14:30 – 15:10

• Tanner - 最易入手的電源管理 & Analog IC設計與Calibre平台 

• Demo

15:10 – 15:20 Coffee/tea break

15:20 – 16:20

• 功率元件(GaN/SiC/MOSFET/IGBT) 的Layout設計挑戰與解決方案

• Demo

16:20 – 16:30

• Q&A

• L-Edit & Calibre one 試用授權申請

活動講師：Vincent Lai, Applications Engineer Consultant, Siemens EDA

報名須知

• 本活動名額有限，主辦單位保留報名資格之最後審核，將以主題及屬性符合者為優先考量。為加速審核，敬請使用公司電子信箱報名。
• 通過審核者，系統將於活動前3天以電子郵件方式寄發報到連結您的電子信箱，以示您的出席資格。
• 若因不可預測之突發因素，主辦單位得保留研討會課程、地點及講師之變更權利。