以自動靜態檢查驗證提高電路效能和可靠性
積體電路 (IC) 在技術微縮、新的製程技術和材料,以及晶片上被動元件整合等技術上的進步,都帶來了 IC 設計複雜度的快速增加。不斷縮小的特徵尺寸實現了更密集的 device 整合,有助於以更低的成本在晶片上添加更多功能。這種技術微縮的不良副作用包括電氣效應,例如寄生電阻和...
以自動靜態檢查驗證提高電路效能和可靠性
自動對齊多重曝光軌道分解技術
以 Calibre sign-off 信賴度修正 P&R 中的 DFM 熱點
使用電阻和電流密度資料,為 P2P 結果進行除錯
Calibre RealTime Custom DRC 將 Signoff 驗證交由客製化設計師處理
自動化後處理 DRC 錯誤可提高除錯生產力
適用於高密度先進封裝的系統層級佈局後電性分析
使用基於單元的 P2P/CD 驗證評估 ESD 防護強度
批次篩選條件:一種篩選大型 DRC 結果資料庫的更好和更快方法