在基礎課程中，我們將介紹L-Edit的實用技巧，也將進一步帶你了解L-Edit的強大優勢所在，幫助您提升設計效率！

在新型功率元件 Layout 設計上經常會遇到各種任意曲線與對稱的結構設計需求；此外功率元件的設計也沒有晶圓廠設計套件 (Design Kit) 的支援，經常需要以人工的方式對 Layout 進行繁瑣的驗證和檢查。

5G、電動車、智慧物聯網等終端應用市場需求持續看漲，推升第三代半導體 (GaN/SiC) 功率元件及功率半導體 (MOSFET/IGBT) 等的技術及市場的成長。合適的 EDA 工具就成了這些新技術的研發與設計導入過程中的重要助力。

Veloce proFPGA Builder 軟體

用於 FPGA 架構IP 軟體開發與除錯的軟體

在進階課程中，我們準備了L-Edit的最新增強功能，內容涵蓋編輯群組、選擇管理器、UPI指令、FinFET特性支援、Layout著色管理等主題，幫助您提升設計效率！

面對多樣性的市場需求，Siemens EDA 的 L-Edit 設計流程具有獨特的優勢，不僅能在Window及 Linux 系統下執行，且經過全球上千 IC 設計師實際生產驗證過，藉由簡易且高整合度的平台，快速提升設計開發與 tape out 的速度與品質。

本場研討會將以 Siemens EDA 的 Xpedition PCB 設計工具與 HyperLynx SI/PI 驗證平台為核心，展示從原理圖設計、元件庫管理、PCB 佈局佈線，到 Pre-Layout 規則探索、Post-Layout 模擬驗證與自動化 DRC 的完整流程，協助工程團隊有效縮短設計週期並提高設計品質。

PCB設計驗證流程通常因為多工具間檔案不兼容而變得繁瑣，且容易出錯。HyperLynx DRC突破了傳統DRC工具的限制，提供快速、精準的自動化檢查，並支援PADS、Allegro、Zuken等多種設計工具檔案的匯入，使跨工具整合變得簡單高效。

先進製程的 IC 設計，填充早已不是簡單的虛擬多邊形。密度控制、梯度約束、多重圖案合規性、FinFET 規則性，每一項都讓填充變得愈來愈複雜。

Calibre YieldEnhancer with SmartFill 如何幫你一次搞定？

本場研討會將以 Siemens EDA 的 Xpedition PCB 設計工具與 HyperLynx SI/PI 驗證平台為核心，展示從原理圖設計、元件庫管理、PCB 佈局佈線，到 Pre-Layout 規則探索、Post-Layout 模擬驗證與自動化 DRC 的完整流程，協助工程團隊有效縮短設計週期並提高設計品質。