AI 運算叢集對晶片間頻寬的需求持續攀升，傳統插拔式光模組在功耗與密度上已逼近瓶頸，光電共封裝（CPO）成為下一步的整合方向。這篇研究展示 Broadcom 以 7nm FinFET 製程打造的 6.4 Tb/s 重定時 ASIC， 組成 51.2 Tb/s 的 CPO 系統，是目前文獻中整合度最高的設計。 CPO 架構與晶片定位 光電共封裝透過將光電子晶片（PIC）與網路 ASIC 緊密共置，大幅縮短晶片間電氣互連長度，藉此降低訊號完整性問題與功耗。本文介紹的晶片單片整合 64 條 Egress（TX）通道與 64 條 Ingress（RX）通道，每條通道資料速率均為 106.25 Gb/s PAM-4，並整合 320 路監控光二極體讀出線路、320 路加熱器 DAC，以及完整時脈產生與數位訊號處理架構。8 顆這樣的光電引擎共封裝後，即可組成 51.2 Tb/s 的 CPO 系統。 圖 1：6.4 Tb/s CPO ASIC 的頂層方塊圖，顯示 Egress 路徑（TX）與 Ingress 路徑（RX）分別透過有機基板連接至主機網路 ASIC，

薄氮化矽晶片級調變是量子光學與慣性感測系統整合的關鍵環節，既有 AOM 方案依賴光學共振腔增強，光學頻寬受限於腔體線寬，通常不足 1 奈米。這篇研究提出的螺旋相位匹配架構，讓工作頻率提升 35 倍，光學頻寬改善逾兩個數量級。 為何薄氮化矽調變困難 薄氮化矽的超低損耗來自刻意降低光學約束，典型截面為寬 2.4 微米、厚 96.5 奈米的氮化矽核，深埋二氧化矽包層，光學模態大幅延伸至包層，使移動邊界效應幾乎失效。替代方案如嵌入氮化鋁與空氣間隙，需引入蝕刻表面，增加散射損耗並破壞平台超低損耗前提。 圖 1：調變器實作與設計概述。圖中顯示層堆疊結構、橫截面掃描電子顯微鏡影像、光學模態輪廓、應變張量模擬、螺旋設計策略、場振幅演化以及相位匹配驗證。 螺旋相位匹配設計策略 論文以極長交互作用長度補償單位長度的弱耦合。行進波交叉指狀換能器（IDT）驅動聲波，螺旋波導每次穿越聲束時遇到精心選定的聲場相位，各段調變建設性疊加。光學相位失配定義了約 13 公分相干長度；螺旋幾何連續調整聲學相位，使有效交互長度超越相干長度兩倍。 量測結果 38 段螺旋 AOM 的調變效

隨著 AI 運算叢集不斷推高資料中心的頻寬與能效需求，光互連持續擴大商用部署，光電共封裝（CPO）也加速由技術驗證邁向量產導入。由之光半導體主辦、荷蘭在台辦事處與恩萊特科技協辦的「2026 矽光子產業論壇」，於 9 月 1 日在台北南港的台北生技園區登場，集結從材料到系統的國際專業團隊，吸引超過 300 位來自半導體、光通訊與研究機構的產業人士與會。 矽光子是突破頻寬瓶頸的主要途徑，但要進入量產，需要材料平台、元件庫、光源與增益、封裝散熱到系統整合每一環節的專精能力彼此銜接。此次論壇以「從既有強項邁向量產」為主軸，由之光半導體從設計端串聯台灣與國際夥伴，勾勒台灣產業鏈的務實前進路徑。 之光半導體總經理蘇正宇表示，矽光子已經走到從研發轉入量產的階段，這不是任何一家公司能單獨完成的。我們主辦這場論壇，是希望把材料、元件、光源、封裝到系統各個環節的專精夥伴聚在一起，讓台灣產業鏈看見完整的生態系，也讓國際夥伴看見台灣的機會。 8場演講橫跨多個關鍵環節，國際與台灣陣容並列 此次議程依「材料平台、元件庫、光源與增益、封裝散熱、系統整合」的主要技術層級安排，講

本文根據 Futurewei Technologies 的 F. Effenberger 於 2025 年 9 月發表的簡報，整理光學線路交換（Optical Circuit Switching，OCS）技術原理、商業部署現況，以及其在 AI 資料中心 Fabric 中的五種架構應用。 為何重要 AI 叢集中數千個加速器之間的全對全（all-to-all）通訊要求每個節點以微秒精度同步交換梯度與模型權重，電氣封包交換機每跳產生的序列化延遲與 O/E/O 轉換功耗已成為制約叢集規模的明確瓶頸。NVIDIA 在 OCP EMEA 2025 的公開分析顯示，OCS 與共封裝光學（Co-Packaged Optics，CPO）的組合可將網路功耗從 83 pJ/b 降至 31 pJ/b，改善幅度達 2.6 倍。 為何選擇 OCS 而非光學突發交換 OCS 以整個光學埠為粒度建立直接光通道，信號路徑中完全不經過 O/E/O 轉換，對速率與協議完全透明：今日承載 100G 流量的 OCS 無需改動硬體即可承載 800G。相對地，光學突發交換（Optical B

本文根據 Franceschini 等人發表於 APL Photonics 2026 年 2 月號的研究論文，整理氮化矽（Silicon Nitride，Si₃N₄）自支撐奈米圖案化薄膜的設計方法、線性與非線性光學量測結果，及其對晶片級非線性光子元件的意義。 晶片級波長轉換與頻率梳產生等應用對非線性光學材料的效率要求持續提高，然而 Si₃N₄ 的三階非線性係數在未經結構設計的薄膜中受限於材料本質，成為降低操作功率或擴大頻寬的瓶頸。Franceschini 等人的研究顯示，透過在 50 nm 薄膜上週期性圖案化奈米孔洞陣列激發晶格共振，無需更換材料即可將非線性折射率與非線性吸收係數分別提升 3.4 倍與 5 倍。 為何選擇週期性奈米孔洞陣列激發晶格共振 晶格共振（Lattice Resonance）的場增強效果來自週期陣列多個單元晶格的相干散射，其品質因子可遠高於單一奈米粒子的局域共振，對三階非線性訊號（正比於局域電場三次方）的放大效果更顯著。研究團隊以有限元素法優化幾何參數，確定 969.5 nm 晶格週期搭配 200 nm 孔洞直徑可將共振定位

本文根據 V. Sekar 於 2026 年 2 月在 Vik's Newsletter 發表的產業分析，整理 GlobalFoundries 與 Tower Semiconductor 矽光子產能擴建規模、共封裝光學（CPO）商業化進程，以及矽光子技術取代銅電氣互連的工程依據。 AI 訓練叢集的互連頻寬需求已突破銅電氣互連的物理極限——在單通道速率超過 100 Gbps 後，銅線訊號完整性劣化且功耗不可承受。兩大矽光子晶圓代工廠於 2025 年財報同步公布三位數成長率與 2028 年前的產能預訂情況，顯示業界正以具體資本支出押注這項技術切換。 為何選擇矽光子而非延伸銅電氣互連 光訊號在矽波導中不像電訊號般產生電阻性損耗，使矽光子在更長距離上維持更低功耗。更關鍵的是，矽光子波導、調變器與光偵測器可直接使用現有半導體微影、沉積與蝕刻設備製造，無需全新製造設施，讓晶圓代工廠得以快速擴充產能。相比之下，銅電氣互連在突破 100 Gbps 後需加入複雜的等化電路，每增加一級等化即帶來額外功耗與訊號延遲，在資料中心機架層級累積的功耗差距已達無法接受的程度。

本文根據 B. Welch 向 IEEE P802.3df 200G/400G/800G/1.6Tb/s 乙太網路工作小組提交的調變方案提案，整理四階脈衝振幅調變（PAM4）應用於 200G 單通道光學鏈路的元件效能、等化策略與製程微縮三項面向。 IEEE 802.3df 工作小組正評估支援 500 公尺與 2 公里光學鏈路的調變格式，技術選型將直接影響下一代 800GbE 光模組設計。每通道 200G 目標使調變方案的頻寬效率與向下相容性成為關鍵決策點，2025 年的標準定案期限令工程選型更加迫切。 為何選擇 PAM4 而非更高階調變 PAM4 透過四個振幅階層在每個符號中編碼 2 bit，相較於非歸零（NRZ）訊號可在相同頻寬下倍增資料速率，且已在 100G 單通道系統中累積大量產業部署經驗，設計方法論與測試程序框架完整，可直接降低 200G 開發風險。 PAM6 或 PAM8 等更高階調變格式雖理論上可在更窄頻寬內達到更高速率，但因相鄰階層間距縮小，雜訊餘裕大幅降低，需要解析度高達 15 bit 的數位類比轉換器（DAC），且造成超過 2

恩萊特科技參與 OPTIC 2025，持續深化產學界互動。圖為中華民國光電學會副秘書長許晉瑋（右），與恩萊特科技業務總監門杰（左）針對矽光子設計平台發展趨勢進行交流。 隨著矽光子技術成為 AI 與高速運算的關鍵解方，如何從實驗室研發順利跨越到晶圓廠量產，成為產業關注焦點。恩萊特科技日前參與台灣光電領域年度盛會「OPTIC 2025」，現場展出合作夥伴之光半導體（Latitude Design Systems）的「PIC Studio」光電整合設計平台，為台灣產學研界提供一套能精準對接國際大廠製程、加速產品上市的設計解決方案。 聚焦量產痛點　PIC Studio 實現元件到系統無縫整合 過去矽光子開發流程中，常面臨工具分散、格式不相容的挑戰，恩萊特科技此次展出的PIC Studio 核心優勢在於建立統一的設計流程。該平台成功將元件設計、光路繪製、佈局以及光電系統級模擬整合在單一環境中。此外，該平台可直接支援 Tower Semiconductor、SilTerra 等全球主要晶圓代工廠製程設計套件（PDK）。透過在設計階段即導入精準的製程參數與封裝

降低驅動電壓的矽光子調變解方 三元內容定址記憶體（Ternary content addressable memory, TCAM）廣泛用於網路封包查找與相似度比對等低延遲應用。電子式 TCAM 難以突破數 GHz 操作頻寬，限制其於高通量網路運作的效能。光子式 TCAM 則可在光學域內高速處理資料，具潛力克服電子限制。 裝置設計：異質整合高遷移率 MOS 電容 本研究提出一種整合氧化銦鈦（Indium Titanium Oxide, ITiO）/二氧化鉿（HfO₂）/矽的金氧半導體電容（Metal-oxide-semiconductor capacitor, MOSCAP）式矽光環調變器。設計中採用 300 nm 寬波導，以提升電光轉換效率，並兼顧品質因子（Q-factor）控制。 裝置製作流程包含在預製矽光環上沉積 10 nm HfO₂ 絕緣層，與 14 nm ITiO 閘極層，並以 Ni/Au 建立歐姆接觸。所製元件在 -1.9 V 偏壓與 0.8 Vpp 擺幅下，達成 6 dB 消光比與 3 dB 插入損耗。 頻寬與傳輸效能實測...