top of page
Search


WDM光子TCAM:50 Gb/s 三元內容定址記憶體實作
快速查找需求推動TCAM向光子化演進 三元內容定址記憶體(Ternary content addressable memory, TCAM)廣泛用於網路封包查找與相似度比對等低延遲應用。電子式 TCAM 難以突破數 GHz...
5 days ago2 min read


解析光子積體電路環形調變器頻率響應:短距相干傳輸的基礎量測
環形調變器在相干光傳輸中的角色 光子積體電路(PIC)環形調變器(Ring modulators, RM)廣泛用於強度調變與直接檢測應用,但隨著相干傳輸架構需求增加,其作為相位調變元件的特性受到關注。為幫助設計與整合,必須精確掌握其電光頻率響應,包括增益與相位行為。 裝置概述:操作點設於過耦合條件 研究使用來自 IHP 製程的矽環形調變器,結構包括 16 μm 半徑與 rib 波導(500 nm 寬、220 nm 高)。裝置設計於過耦合狀態,能在特定波長實現 2π 相位轉換,進而達到 π 相位調變效果,同時保持光強穩定。此裝置的插入損耗為 10 dB,Vπ 為 5.7 V peak-to-peak。 頻率響應量測與建模 研究團隊透過異頻相干接收架構量測該 RM 的複數電光頻率響應。包括雷射光源、摻鉺光纖放大器(Erbium-doped fiber amplifier, EDFA)、相干接收器(Commercial coherent receiver, CoRx)與實時示波器,訊號處理則於離線進行。模擬方面則運用純量耦模理論(Coupled mod
Nov 172 min read


打破極限的170 Gbaud OOK傳輸:矽光子環形共振器模組
高速光連結的核心技術推進 矽光子(SiP)技術因具備高整合度、低功耗與可量產優勢,成為推動800 Gbps 與 1.6 Tbps 高速連結的關鍵平台。最新研究展示了一項創紀錄的成果:使用 SiP 微環諧振器調製器(ring resonator modulator,...
Nov 102 min read


模態工程濾波器實現矽光子平台的高效波長分波
矽光子整合的關鍵挑戰 波長分波多工(Wavelength division multiplexing, WDM)技術能讓多個光訊號共用一條光路,是通訊與量子運算的核心技術。要將 WDM 整合到矽光子平台,須克服通道間干擾與損耗控制等問題,尤其在量子應用中,對於單光子訊號的完...
Nov 31 min read


高效近紅外偏振控制:氮化矽晶片的光子整合關鍵技術
近紅外量子應用中的偏振挑戰 氮化矽(SiN)因具低損耗與寬頻透光特性,在可見光至中紅外應用中備受重視,尤其適用於量子光源如 InAsP 量子點(發光波段約 1 μm)。不過,若要實現精確的單光子操控,需具備高效偏振控制技術,而這在 SiN 平台上特別具挑戰性,因其對短波長偏振態的控制機制尚不成熟。 設計原理:PSR 結構中的旋轉與分離功能 本研究設計的偏振分離-旋轉器(polarization splitter-rotator, PSR)針對 910 至 980 奈米波段,具備兩階段結構:偏振旋轉與模式分離。 偏振旋轉(Rotation) 利用一段錐形波導將入射的 TM0 模式(橫向磁場)轉換為 TE1 模式(第一階橫向電場),透過移除上覆蓋層破壞對稱性,實現 TM-TE 模式混合與有效轉換。 模式分離(Splitting) 將旋轉後的 TE1 模式耦合至鄰近波導中的 TE0 模式,條件是兩波導寬度調整後,達到有效折射率匹配。原始 TE0 模式因不匹配則繼續前進至原輸出端。 模擬與製程驗證 採用有限差分與本徵模展開模擬工具(FDE、EME)進行波
Oct 272 min read


晶片化振動量測新突破:多光束頻率轉換器解決擴展瓶頸
雷射都卜勒測振技術的晶片化挑戰 雷射都卜勒振動儀(Laser Doppler vibrometry, LDV)是一種用於非破壞檢測與光聲感測的高靈敏度技術。過去依賴體積龐大的自由空間光學架構,但矽光子技術的導入讓 LDV 有望實現晶片化與大規模應用。不過,目前晶片式 LDV...
Oct 202 min read


III-V/SiN混合雷射產生Few-GHz光梳:無需外部驅動的整合方案
降 推動整合光頻梳走出實驗室 光梳(Optical Frequency Combs, OFCs)廣泛應用於分子光譜、LIDAR與光通訊系統,特別是密集波分多工(WDM)。目前OFC的晶片化整合已取得進展,但多數仍需外部雷射脈衝或電子驅動。為降低功耗與系統複雜度,研究者開始探...
Oct 132 min read


結合光柵與光斑轉換器:實現晶圓與晶粒層級量測
降低矽光子晶片測試成本的挑戰 光子積體電路(Si PIC)具備高效能與成本優勢,為先進通訊與運算應用的重要平台。然而,量產過程中的測試成本仍是瓶頸。傳統在封裝後進行的晶粒層級(chip-level)測試不僅費時且浪費資源。本文介紹一種由Eissa等人提出的耦合架構,結合光柵...
Sep 222 min read


考量熱效應的2.5D IC晶粒擺放設計:結合SP-Tree與熱優化框架
2.5D IC架構下的設計挑戰 隨著摩爾定律接近物理極限,半導體產業正轉向2.5D與3D IC技術。2.5D整合架構透過interposer(中介層)將多顆chiplet(晶粒)結合,具備異質整合彈性,但也面臨擺放配置與熱管理的複雜挑戰。本研究提出一套可同時進行布線長度優化...
Sep 192 min read
bottom of page
