By Siemens Xcelerator Academy 隨著積體電路元件不斷演進，供應商提出的電力需求也日益嚴苛。這些要求體現在電路板層級的PDN 阻抗上；若阻抗過高，會阻礙電力高效且及時地傳輸至 IC，這種情況就如同尖峰時段的交通壅塞。 在尖峰時段，大量人口正在兩地之間移動。這是否會導致人們最終無法到達目的地？答案是否定的，如果他們沒有仔細規劃時間，就只是比預期晚到而已。 PDN 的交流 (AC) 行為與此情境非常相似。當 IC 的電晶體在不同狀態間切換時，PDN 必須經過良好設計，以滿足 IC 的電流需求，特別是電流需求中的高頻成分。然而，若 PDN 阻抗過高，將導致 IC 無法正確切換。PDN 阻抗是否會最終阻止高頻電流到達 IC？不會，它們只是比 IC 要求的時間更晚到達，進而導致電晶體無法正常切換。 在設計 PDN 時，該如何預防這種情況？答案是加入局部儲能元件：去耦電容。與其等待電壓調節器 (VRM) 供應高頻電流，局部的去耦電容會即時放電滿足高頻電流需求，這就像是為交通亮起了綠燈！ 此外，還有一種固有電容，它是 PDN...

最新的 HyperLynx 2510 版本在電路圖分析、類比／混合訊號、設計規則檢查、訊號與電源完整性、進階求解器，以及企業資料管理等各方面帶來了豐富的強化功能。這些更新提供了更高的易用性、準確度與整合性，能夠加速您的電子系統設計驗證與最佳化作業。讓我們深入瞭解其中的重點特色。   電路圖分析：觸手可及的清晰度與效率 在這個新版本中，透過整合 Supplyframe 資料，尋找BOM（物料清單）元件的 Form, Fit, and Function (FFF) 替代模型的流程得到了簡化。啟用線上函式庫存取與替代元件搜尋功能，即可立即找到功能上等效的元件，即便料號不同也能維持模擬的準確度，有助於應對零組件採購限制。 另一項新功能是，當從Designer啟動電路圖分析時，系統已得到改良，能透過利用外部資料，自動解決被動元件與連接器元件遺失的模型屬性，減少手動建立模型的工作量，並確保資料完整性。 此外，也導入了兩項新測試，以提高設計覆蓋率： Open-Drain 高阻值電阻： 標記將Open-Drain/Collector輸出上拉至高於10 kΩ的電阻

高速設計的夢魘：手動SERDES分析的四大痛點 在PCB設計流程中，SERDES（序列化-解序列化）互連的通道分析始終是訊號完整性（SI）工程師的極大挑戰。您是否也深受以下困擾？ 規格海茫茫： SERDES規範多達100多種，遠超DDRx規範的複雜度。每次遇到新的協定，都必須從零開始。 耗時且易錯的手動流程： 傳統上，您必須手動執行通道分解，並分別使用3D/2D場解算器進行建模，然後再將S參數模型重新連接。這個過程耗時且容易出錯。 高度仰賴EM專業： 為了確保模型的準確性，您必須具備深厚的電磁（EM）專業知識，例如準確地裁切互連區域，並確保回流路徑的完整性，這絕非易事。 合規性驗證壓力： 像是PCI Express Gen 4的規範可能長達上千頁，要在緊迫的設計時程內，完整理解並執行通道合規性驗證，幾乎是不可能的任務。   終結繁瑣！HyperLynx 帶來「智慧型、自動化」的分析新世代 HyperLynx SERDES分析 徹底顛覆了傳統手動流程。它將所有複雜的步驟自動化，內嵌了頂尖的EM與協定領域專業知識，為您帶來前所未有的效率與準確性： 1

您是否曾遇過明明訊號完整性(SI)模擬通過，但系統在實體運作時卻間歇性 (sporadically)發生故障或異常崩潰？尤其在高頻、高密度的設計中，例如DDR記憶體介面，這種情況幾乎成了設計工程師的夢魘。   問題的根源往往藏在一個容易被忽略的關鍵：電源傳輸網路(PDN, Power Delivery Network)。 大多數SI模擬器只採用理想化PDN模型，完全忽略了訊號與電源之間致命的交互作用。一旦硬體投產後才發現問題，輕則延遲上市、未達效能目標，重則整個產品線可能被迫取消。   揭露傳統模擬的「三大盲區」 現代PDN不僅要提供穩定的電源，更要為高速訊號提供一條乾淨的回流路徑。HyperLynx考量電源的模擬，正是為了解決這三個傳統工具無法精確捕捉的隱形殺手： 同時開關雜訊(SSN, Simultaneous Switching Noise)：大量單端訊號（如 DDR 總線）同時切換時，會在驅動器電源軌上產生雜訊，對輸出驅動器進行調變，直接降低系統裕度。 導通孔間耦合(Via-to-via coupling)：當訊號走線換層時，導通孔會將能

隨著半導體設計朝向高頻、低電壓與高密度邁進，電源傳輸網路 (PDN) 已成為 PCB 設計中最常導致設計失敗或效能降級的關鍵環節。一個設計不良的 PDN，不僅會影響元件的供電穩定性，更可能產生難以追蹤的訊號完整性 (SI) 問題、過高的熱應力，甚至導致產品出現間歇性故障。 您是否厭倦了耗費大量的時間與資源，進行繁瑣的原型試製循環 (prototype spins)，只為解決這些難以捉摸的電源問題？   HyperLynx PI：從 DC 到 AC 的全面 PDN 掌控 HyperLynx PI 旨在解決這個複雜的挑戰，它提供一個整合式分析平台，讓硬體工程師和 PCB 設計人員能快速、精確地對 PDN 行為進行佈局前及佈局後的全面驗證，確保您的設計在電氣簽核前就已臻完美。 1.直流（DC）分析：告別壓降與熱點 在低頻率下，電阻損耗是影響供電穩定性的主因。HyperLynx PI 的 DC 分析能幫助您： △ 精確分析因電源層銅損所造成的壓降，識別供電不足的區域。 △ 標記出電流密度過高的區域，並透過PI/熱協同模擬預測溫度升高，避免板層或 IC 過

HyperLynx® full-wave solver（全波求解器）是一款功能強大的 3D 寬頻全波電磁模擬工具，採用西門子數位工業軟體專有的加速邊界元素技術，提供前所未有的速度與容量，同時保有 Maxwell 方程的金標準精確度。它支援從直流到 40+ GHz 的寬頻分析，結合混合訊號完整性（SI）與電源完整性（PI）分析功能，精準捕捉走線、通孔及電源傳輸網路，幫助設計人員快速解決複雜的高速設計挑戰。透過多核心架構與高效網格劃分技術，HyperLynx 實現極致運算效能，並支援晶片、封裝及電路板的無縫協同分析，適用於堆疊封裝（PoP）、系統級封裝（SiP）及多晶片模組（MCM）等設計。 HyperLynx 全波求解器的優勢 極高精確度： 3D 全波求解器適用於所有幾何結構，無需假設返回路徑，提供精準的頻率相關損耗、電感及集膚效應分析。 極致效能： 多機並行處理與近線性核心擴展，降低記憶體需求並加速模擬時間。 卓越易用性： 基於 Python 的自動化腳本與直觀 GUI，輕鬆整合至 Xpedition 設計流程，支援行業標準格式匯入。 強大視覺化

HyperLynx® DRC 是一套功能強大且高速的電性設計規則檢查工具，能自動化驗證流程，協助您反覆執行設計檢查。它能針對難以透過模擬發現的問題進行複雜檢查，例如走線跨越電源分割區、垂直參考平面變化，以及 EMI/EMC 等規則。內建數十項涵蓋訊號完整性（SI）、電源完整性（PI）、電磁干擾/相容性（EMI/EMC）、安全性與類比電路的全面設計規則檢查，功能遠超出 PCB 佈局工具內建 DRC 的侷限。支援所有主流 PCB 設計流程。 HyperLynx DRC 標準版與開發者版的優勢 超過 100 項涵蓋 SI、PI、EMI/EMC、安全性與類比設計的全面檢查 規則參數可依據技術節點、企業內部或 IC 供應商的指導原則進行調整 搭載先進的幾何與拓撲分析引擎，有效執行設計規則檢查 設計設定與操作導覽簡便直覺 可從 Sharelist（HTML 格式）錯誤報告中交叉比對至設計違規位置 支援以 JavaScript 和 VBScript 撰寫自訂規則，並提供規則除錯工具 📘想深入了解如何善用 HyperLynx® DRC 提升電性驗證覆蓋率、減少

By Zach Caprai 使用 HyperLynx 進行任務分配 計算任務分配是擴展與優化任何訊號完整性（SI）分析的重要關鍵。任務分配的目的是透過平行運算，在維持所需模擬精準度的同時，縮短模擬所需時間。這類平行模擬具備高度延展性，無論是 3 條通道還是 3,000 條通道，都能順利運作。此外，任務分配也能用來擴展整體模擬的精確度。HyperLynx 特別設計的任務分配功能，可依據使用者的技術程度進行彈性調整與擴充。 當你開始將「運算時間」視為需要模擬精度與深度皆平衡的可用資源時，你將能更有效率地管理並擴展後期的訊號完整性需求。 時候到了 當你的電路板佈線完成後，你會怎麼做？是直接送交製造商、然後祈禱一切正確無誤嗎？一旦佈局完成，通常就會面臨時程壓力，讓人傾向直接將設計送交製造。花時間驗證設計其實是大家都知道該做的事，但在時間與精準度之間，總得取得某種平衡。沒時間再手動檢查所有細節——畢竟設計規則都遵守了、佈線過程也都很仔細，所以這塊板子應該沒問題，對吧？ 佈局完成後的分析，也就是設計驗證，是評估設計是否已準備好進入製造階段的正確方式，其主要

在高速電子產品日益普及的今天，每一次 PCB 設計的改版不只延後時程，更可能拉高成本、壓縮驗證時間，甚至導致產品失敗。但你是否曾思考過：這些「高速問題」真的無法避免嗎？ 事實上，根據業界實踐經驗，如果能在設計初期導入高速分析（SI/PI/EMI）與驗證方法論，許多與高速相關的錯誤其實可以在進入 layout 前就被捕捉，進一步減少設計反覆與無謂的改版。 HyperLynx：將高速分析主動整合到設計流程中 HyperLynx 是 Siemens 為應對高速設計挑戰所打造的一套分析與驗證平台，涵蓋訊號完整性（SI）、電源完整性（PI）、以及 EMI/EMC 模擬，能協助設計工程師在設計流程早期就辨識出潛在風險。 不論是為了解決邊緣速率過快造成的反射與串擾，或是追蹤電源分佈網絡（PDN）中的噪聲干擾，HyperLynx 皆能提供視覺化的分析與指導建議，協助工程師更精準地做出關鍵設計決策。 例如： 分析高速訊號走線的阻抗不連續問題 模擬不同負載與供電條件下的 PI 穩定性 評估可能導致 EMI 超標的結構或佈線方式 降低設計風險的關鍵：從工具導入到方法論