矽光子整合的關鍵挑戰 波長分波多工（Wavelength division multiplexing, WDM）技術能讓多個光訊號共用一條光路，是通訊與量子運算的核心技術。要將 WDM 整合到矽光子平台，須克服通道間干擾與損耗控制等問題，尤其在量子應用中，對於單光子訊號的完整性要求極高。 創新設計：抑制旁瓣的 Bragg 濾波器 傳統 Bragg 濾波器因結構對稱，易在反射光譜中產生旁瓣，影響濾波精度。研究團隊透過模態工程，設計出側牆對稱性漸變的濾波器，讓光模從基模逐漸轉換為高階模，再透過結構漸變控制模態互動，有效抑制反射旁瓣達 20 dB 以上。 模擬與製系統整合：模態加減耦合器實現高效選波 為擷取目標波長訊號，裝置結合一組針對模態特性設計的加減耦合器（modal add-drop, MAD），可精準導出選定波長，同時保有低插入損耗與高通帶純度。該裝置在矽絕緣體平台上製作並完成實測，驗證其低損耗與優異的旁瓣抑制能力。 結論 本研究提出的模態工程 Bragg 濾波器搭配 MAD 耦合器，可在矽光子晶片上實現精確、低損耗、多通道的波長分波功能。此技

近紅外量子應用中的偏振挑戰 氮化矽（SiN）因具低損耗與寬頻透光特性，在可見光至中紅外應用中備受重視，尤其適用於量子光源如 InAsP 量子點（發光波段約 1 μm）。不過，若要實現精確的單光子操控，需具備高效偏振控制技術，而這在 SiN 平台上特別具挑戰性，因其對短波長偏振態的控制機制尚不成熟。 設計原理：PSR 結構中的旋轉與分離功能 本研究設計的偏振分離-旋轉器（polarization splitter-rotator, PSR）針對 910 至 980 奈米波段，具備兩階段結構：偏振旋轉與模式分離。 偏振旋轉（Rotation） 利用一段錐形波導將入射的 TM0 模式（橫向磁場）轉換為 TE1 模式（第一階橫向電場），透過移除上覆蓋層破壞對稱性，實現 TM-TE 模式混合與有效轉換。 模式分離（Splitting） 將旋轉後的 TE1 模式耦合至鄰近波導中的 TE0 模式，條件是兩波導寬度調整後，達到有效折射率匹配。原始 TE0 模式因不匹配則繼續前進至原輸出端。 模擬與製程驗證 採用有限差分與本徵模展開模擬工具（FDE、EME）進行波

雷射都卜勒測振技術的晶片化挑戰 雷射都卜勒振動儀（Laser Doppler vibrometry, LDV）是一種用於非破壞檢測與光聲感測的高靈敏度技術。過去依賴體積龐大的自由空間光學架構，但矽光子技術的導入讓 LDV 有望實現晶片化與大規模應用。不過，目前晶片式 LDV 最大瓶頸在於擴展性——每增加一個偵測點，就需增加對應的電子控制與讀取接腳，限制了應用規模。 本文提出一種創新的「多光束頻率轉換器」設計，有效解決上述問題，大幅減少電子連接數量，並實現多點同步振動量測的可能。 技術核心：多光束頻率轉換器運作原理 傳統 LDV 透過分光將光束拆分為參考光與測量光，並利用光混合與相位分析來量測目標震動。但若要同時監控多個位置，需併聯多組 LDV，導致接腳數線性增加。 本研究提出的多光束頻率轉換器，利用一組波導陣列與調變器模組，對單一入射光源施加具相位延遲的波形調變，產生不同的諧波（Harmonics）。這些不同調變的光訊號經由星狀耦合器（star coupler）後，依頻率分配到不同的輸出端，實現多頻率輸出功能。 模擬結果顯示，在理想調變條件下，不

降 推動整合光頻梳走出實驗室 光梳（Optical Frequency Combs, OFCs）廣泛應用於分子光譜、LIDAR與光通訊系統，特別是密集波分多工（WDM）。目前OFC的晶片化整合已取得進展，但多數仍需外部雷射脈衝或電子驅動。為降低功耗與系統複雜度，研究者開始探索由整合式雷射自行產生的OFC。 本文探討一種基於III-V/SiN異質整合雷射的OFC生成機制，其重點在於透過四波混頻（FWM）、鬆弛振盪（Relaxation Oscillation）與非零線寬增益因子（Henry factor）所產生的非穩定單模態來激發多模頻率梳。 雷射結構：Vernier效應導入可控鏡面色散 該混合式雷射結構由InP系RSOA與SiN光子電路透過邊緣耦合方式整合。SiN波導上設有兩個耦合環形共振器，形成Vernier效應產生的等效反射率（reff），作為可調色散鏡面。雷射輸出從環形耦合器前段擷取，可透過相位調整區調控雷射頻率相對於reff的偏移位置。 模擬結果：Few-GHz間隔梳狀頻譜自發生成 使用時間域傳播波模型模擬RSOA內部的電場與載子分佈，並

降低矽光子晶片測試成本的挑戰 光子積體電路（Si PIC）具備高效能與成本優勢，為先進通訊與運算應用的重要平台。然而，量產過程中的測試成本仍是瓶頸。傳統在封裝後進行的晶粒層級（chip-level）測試不僅費時且浪費資源。本文介紹一種由Eissa等人提出的耦合架構，結合光柵耦合器（Grating Couplers, GCs）與光斑尺寸轉換器（Spot-Size Converters, SSCs），可支援晶圓層級（wafer-level）與晶粒層級測試，有助於提前篩選良率晶粒、降低測試總成本。 耦合架構設計：GC與SSC結合的雙重測試途徑 本架構將 SSCs與GCs整合於同一光子積體電路上。晶圓階段可透過表面上的GC與光纖陣列進行非侵入式測試；待晶片切割後，則可透過SSCs進行邊緣耦合測試。此設計允許僅對通過晶圓測試的已知良品（known-good dies）進行封裝，降低封裝階段的冗餘測試。 實驗驗證：以環形共振器進行測試比較 研究中選用環形共振器（Ring Resonator, RR）作為測試裝置。晶圓測試時，透過1×12的GC陣列與光纖陣列對

2.5D IC架構下的設計挑戰 隨著摩爾定律接近物理極限，半導體產業正轉向2.5D與3D IC技術。2.5D整合架構透過interposer（中介層）將多顆chiplet（晶粒）結合，具備異質整合彈性，但也面臨擺放配置與熱管理的複雜挑戰。本研究提出一套可同時進行布線長度優化與熱效應分析的2.5D晶粒配置設計框架。 擺放優化架構：兩階段處理流程 整體設計流程分為兩階段： 初始擺放階段使用SP-Tree（Sequence Pair Tree）進行配置，優化晶粒間的布線長度。 後處理階段則納入熱模擬資料，進一步調整晶粒位置以降低熱集中現象。 設計考量包括interposer尺寸限制、晶粒間間距要求等，作為優化演算法的初始條件。 SP-Tree方法：比CSP-Tree更具效率的結構 SP-Tree比舊有CSP-Tree具更高的表示效率與實體可行性，能避免產生無效或重複解。其透過平行分支界限（Branch-and-Bound）法進行深度搜尋，每個節點代表晶粒的旋轉方向與擺放序列（例如朝北、東等），有助於快速收斂至可行解。 空白區域最佳化：分層次的晶粒移動策

矽光平台的瓶頸與解方 矽光子技術因其與CMOS製程兼容性高，並擁有成熟的SOI（Silicon-On-Insulator）與SiN（Silicon Nitride）平台，成為光電整合的發展重點。然而，矽的間接能隙特性導致本身無法作為有效光源，因此須整合具發光能力的III-V族材料（如InP系增益材料）來應用於電信波段。 過去常見的整合方式為邊緣耦合（edge-coupling），能提供低於1 dB的低損耗、寬頻、偏振無關的光耦合性能。本研究提出一項創新做法——透過「微轉印（Micro-Transfer-Printing, μTP）」技術實現的混合式外腔雷射（Hybrid External Cavity Laser, HECL）整合，成功在SOI與SiN平台上實現高整合度單模雷射輸出。 微轉印整合技術：異質整合的關鍵 由於InP材料與矽基底晶格不匹配，直接成長技術難度高且製程不穩定。μTP提供一種高效率、平行化且可大規模轉移的解決方案，可將III-V材料以次微米精度轉印至任意平台，並有效節省材料使用。 本研究透過μTP技術，將已蝕刻的InP反射式光

AI時代下的通訊瓶頸 隨著人工智慧（AI）運算需求飆升，晶片間資料傳輸速率與能效成為系統效能的關鍵瓶頸。儘管運算能力大幅提升，傳統電連結受限於距離與能耗，嚴重拖慢整體處理效率。本文提出以3D光子整合技術打造全新晶片間光連結架構，達成前所未有的低能耗與高頻寬密度。 技術核心：電子與光子晶片垂直整合 研究團隊設計出一套3D光子整合晶片系統，將28nm CMOS電子晶片與矽基光子晶片堆疊結合。透過Cu-Sn微凸塊鍵合技術，在15μm間距下實現2,304條高速連結，成功達成高密度、高頻寬整合。 光子晶片整合微環共振調變器與Ge光偵測器，與下層電子控制電路無縫結合，完成完整的電-光-電轉換路徑。 子系統設計與能耗特性 系統包含80組發射器與接收器，分布於20條光波導匯流排，每條支援4波長通道。關鍵元件如下： 微環共振調變器：實現50 fJ/bit超低功耗光訊號調變 接收器設計：以微環濾波與Ge光偵測器搭配前級放大器，僅耗70 fJ/bit即能準確還原電訊號，資料率達10 Gbps 整體效能表現 實驗驗證顯示該3D光子晶片系統達成以下指標： 總能耗：僅120

在光子積體電路（Photonic Integrated Circuits, PIC）的設計與開發過程中， 「設計」與「封裝」往往被視為兩個分離的階段 。然而，當封裝條件沒有在設計初期就被納入考量時，工程團隊常常面臨耗時的反覆修改，甚至必須重新設計，導致產品延遲上市。...