降低矽光子晶片測試成本的挑戰 光子積體電路（Si PIC）具備高效能與成本優勢，為先進通訊與運算應用的重要平台。然而，量產過程中的測試成本仍是瓶頸。傳統在封裝後進行的晶粒層級（chip-level）測試不僅費時且浪費資源。本文介紹一種由Eissa等人提出的耦合架構，結合光柵...

2.5D IC架構下的設計挑戰 隨著摩爾定律接近物理極限，半導體產業正轉向2.5D與3D IC技術。2.5D整合架構透過interposer（中介層）將多顆chiplet（晶粒）結合，具備異質整合彈性，但也面臨擺放配置與熱管理的複雜挑戰。本研究提出一套可同時進行布線長度優化...

矽光平台的瓶頸與解方 矽光子技術因其與CMOS製程兼容性高，並擁有成熟的SOI（Silicon-On-Insulator）與SiN（Silicon Nitride）平台，成為光電整合的發展重點。然而，矽的間接能隙特性導致本身無法作為有效光源，因此須整合具發光能力的III-V...

AI時代下的通訊瓶頸 隨著人工智慧（AI）運算需求飆升，晶片間資料傳輸速率與能效成為系統效能的關鍵瓶頸。儘管運算能力大幅提升，傳統電連結受限於距離與能耗，嚴重拖慢整體處理效率。本文提出以3D光子整合技術打造全新晶片間光連結架構，達成前所未有的低能耗與高頻寬密度。...

在光子積體電路（Photonic Integrated Circuits, PIC）的設計與開發過程中， 「設計」與「封裝」往往被視為兩個分離的階段 。然而，當封裝條件沒有在設計初期就被納入考量時，工程團隊常常面臨耗時的反覆修改，甚至必須重新設計，導致產品延遲上市。...

在開發光子神經網路時，是否曾面臨複雜時間序列模式無法準確辨識、設計流程耗時且難以驗證的挑戰？傳統光子神經網路（PNN）在處理需時間記憶的任務上，常受限於架構與性能瓶頸，難以滿足高速訊號處理的需求。 Nokia Bell Labs 團隊選擇 Latitude Design...

鋰鈮氧（Lithium Niobate, LN）因具優異的 Pockels 電光效應與低光學損耗，一直是高速調變器的首選材料。然而，將其有效整合至矽光平台仍具技術挑戰。近期，根特大學團隊透過微轉印技術（Micro-Transfer Printing,...

光子積體電路（PIC）是高速通訊、光學感測、光學雷達與光學運算等應用的關鍵元件。儘管目前多數採用 SOI（Silicon-on-Insulator）矽光平台，氮化矽（SiN）平台因具有低傳輸損耗、寬波長透明範圍與高功率容忍度等優勢，逐漸成為受矚目的替代方案。...

在設計光子晶體結構時，您是否曾面臨因模型複雜、參數彈性不足，導致模擬不易或製程無法對應的挑戰？傳統光子設計流程往往仰賴固定模板與手動調整，限制了創新研究與應用的可能性。 Latitude Design Systems的 PhotoCAD是一套高效能、多功能的程式碼驅動佈局設...