在高速電路設計領域，每個工程師都面臨同樣的挑戰：「如何在複雜的 FPGA 設計中確保信號完整性？高密度元件的散熱問題該怎麼解決？」全球航太防禦巨頭 Leonardo 最近分享了他們的突破性成果：透過創新的設計流程，將原本需要 2-3 次修改的複雜電路板，提升到「一次成功」的水準。關鍵在於他們採用了全新的階層化設計方法，搭配先進的信號完整性分析工具，不只讓原理圖繪製時間減少三分之一，更成功打造出公司史上最寬、密度最高的電路板！
Leonardo
作為全球航空航太、防禦與安全領域的主要玩家之一，Leonardo 提供尖端的雙重用途技術，滿足政府、機構及商業客戶在軍事與民用上的需求。
總部地址：義大利羅馬
產品：HyperLynx DRC, HyperLynx SI/PI/Thermal, Valor NPI, Xpedition Enterprise
Leonardo（電子部門 – 義大利羅馬）專注於獨特的市場領域
Leonardo 的電子部門在一個獨特的市場領域中運營，服務對象涵蓋從私營企業到政府與公共機構，以及武裝部隊和情報機構。針對這些截然不同的客戶群，Leonardo 設計並創建了多樣化的產品、系統、服務以及整合解決方案，以滿足客戶在防禦、保護和安全方面的需求。
對於公司而言，一個持續的挑戰是必須生產能夠在不同環境下運作的系統，例如空中與陸地、海軍與海上、太空與網路空間。而每種產品又各自具有特殊的要求。為了應對這些設計挑戰，並快速向客戶提供「一次成功」的創新產品，公司採用了 Siemens EDA 的 Xpedition®、HyperLynx® 和 Valor® 工具組。
應對市場挑戰
Leonardo 著重於滿足產品上市時間的要求，作為一家 Tier-1（頂級）公司，它必須開發高品質且耐用的產品。為此，公司將相當大比例的收入投入於尖端技術，用以支持雷達、無線電設備、電光系統、戰鬥管理系統的開發，尤其是其 AESA（主動電子掃描天線）雷達的研發。
「系統變得越來越複雜且整合度越來越高，因為同一塊電路板需要容納越來越多的功能，」Leonardo 的一名團隊成員表示。「工程師必須具備多元技能來滿足項目需求，並且能夠配置工具以控制設計限制。工具對於我們的工程師來說已經成為必不可少的助手，用以應對新的挑戰。在我們的業務中，處理趨勢正向天線靠近，最終甚至將處理單元整合到天線內。這意味著我們需要開發功能更為複雜、整合度更高的電路板，且必須能在極端環境下運作。因此，機械、熱能以及 SI/PI（信號完整性/電源完整性）的研究主導了我們的解決方案。」
Leonardo 的設計與產品開發挑戰
Leonardo 的產品主要是多板設計，包含類比與數位可程式化設備，配備高速通訊通道及靠近類比線路的高效 DC/DC 轉換器。
在設計這些複雜電路板時，Leonardo 面臨一系列挑戰，包括：確保信號與電源完整性、提高可製造性、滿足可靠性與成本要求，以及成功實現更高的功能與熱密度設計。對於其高速高功率設計，必須在電源分佈、電氣性能和整體效能之間找到適當的平衡點。其機電設計還需進行子板與主板之間的 3D 機械檢查。為了符合項目時程需求，Leonardo 採用階層化原理圖設計，將原理圖繪製時間縮短三分之一，佈局設計時間縮短一半。
設計師面臨的最大挑戰仍然是完成 FPGA 所需的複雜高速網路佈線。為此，設計必須完全與信號完整性分析相匹配。此外，為支持設計中大量使用的高速收發器，需同時分析層間與去耦電容的電源完整性，並通過熱分析對電路板進行驗證。
為應對這些挑戰，Leonardo 充分利用 Siemens Xpedition 工具組的技術。Xpedition 的階層化開發功能極為實用，使設計師能夠設計出公司有史以來規模最寬、元件密度最高的電路板。此外，IP 重用也是幫助公司應對挑戰的另一項關鍵功能。
在完成項目中最重要的信號網路佈線後，Leonardo 進行了信號完整性分析以驗證設計是否符合所有需求。為了在進行其他網路佈線時保持高速網路的電氣特性穩定，Leonardo 工程師為 HyperLynx DRC 設定了專案規則並進行了客製化。
未來，Leonardo 預計在工程層面實現熱分析及 FPGA I/O 優化功能。
“透過階層化設計和 IP 重用，我們將原理圖繪製時間縮短至三分之一，佈局設計時間縮短至一半。同時，我們也降低了錯誤風險並縮短了檢查時間。“
與 Leonardo 的最佳實踐問答
團隊如何進行多學科協作？
在電氣工程與佈局設計過程中，我們採用並行開發，同時在不同設計階段進行電氣、機械和熱能驗證。
是否能達成目標設計時間？如何實現？
即使時程非常緊湊且項目規模龐大，我們仍然能達成目標。我們從一開始就計劃繪圖和網路模擬的迭代流程，在模擬團隊驗證後，凍結已模擬的網路，並繼續處理其他網路，使用 DRC（設計規則檢查）來控制任何變更。
如何減少設計迭代並確保產品品質？
原理圖設計：
我們首先將盡可能多的資訊輸入約束管理工具。在此初步步驟中，為每個網路類別分配平面及網路尺寸，以盡量保持阻抗接近理想值至關重要。同時也是檢查堆疊結構的最佳時機。接著，我們利用 HyperLynx 進行初步模擬以驗證堆疊結構。然後，根據網路的優先順序規劃佈線，並為 HyperLynx DRC 量身定制規則，特別是針對網路類別分配規則。
依照優先順序完成網路佈線後，進一步使用 HyperLynx 對已佈線的網路進行模擬，以確認初步模擬結果。最後，將這些網路凍結並由 HyperLynx DRC 控制，同時進行其他網路的佈線。這種方式非常符合我們的需求，並有效減少了設計迭代次數。
佈局設計：
在 PCB 佈局階段，我們進行多次 DRC 檢查，包括 2D、3D 和電氣檢查。接著，我們為 FPGA 和子板定義特定約束。
利用階層化群集定義進行分組操作，可複製已驗證的電路部分，從而縮短設計時間。完成分組後，我們進行銅平衡處理，特別注重滿足製造需求，並使用 HyperLynx DRC 驗證線路阻抗。最後，我們採用 Valor NPI 進行設計製造可行性檢查（DFF）。
設計過程中的分析頻率及時機
部分分析在設計初期進行，以確定最佳堆疊結構，因為這一階段的錯誤可能會影響整體設計。在 PCB 佈線過程中，我們在初期進行模擬以驗證初步設計，但更重要的是在佈線中期和末期進行模擬。DRC（設計規則檢查）分析應在佈線過程中逐一針對網路類別執行。
如何評價 Xpedition（包含 HyperLynx）的價值？
新技術需要高級工具來管理所有必要的約束。過去依靠經驗和技能完成的事情，如今需要像 HyperLynx 和 Xpedition 這樣的專業工具來支持。
如何評價使用 Xpedition 流程設計的成功？
參與此項目的人員接受了使用新工具來實現項目需求的挑戰。該成就與 Siemens 本地支持密不可分，特別是在版本轉換和 HyperLynx 實施方面。
我們將 Xpedition 流程推至極限，項目需求促使我們探索、測試並利用新版本的功能，這些功能現在已成為我們的「專業知識」。基於我們的經驗，其他團隊也開始使用 Xpedition 和 HyperLynx。
使用此流程是否減少了原型數量？
在過去，像這樣複雜的項目通常需要至少 2-3 次設計修改才能完成全功能版本。而在此次項目中，我們能一次性成功完成設計。
面臨的挑戰
完成 FPGA 所需的高速網路的複雜佈線
確保設計開發與信號完整性分析完全匹配
同時分析層間電源完整性與去耦電容，並通過熱分析驗證電路板
成功的關鍵
並行工程與佈局設計
設計與約束條件的交互探測
設計驗證及 DFM（可製造性設計）驗證
先進流程，例如 IP 重用
成果
從過去需進行 2 至 3 次原型迭代提升至「一次成功」創新
階層化開發使公司成功設計出有史以來規模最寬、元件最密集的電路板
Comments