top of page
Search


【白皮書】PIC Studio 與 PHIX 攜手,打造更高效的光子積體電路設計與封裝流程
在光子積體電路(Photonic Integrated Circuits, PIC)的設計與開發過程中, 「設計」與「封裝」往往被視為兩個分離的階段 。然而,當封裝條件沒有在設計初期就被納入考量時,工程團隊常常面臨耗時的反覆修改,甚至必須重新設計,導致產品延遲上市。...
Aug 27, 20252 min read


【技術分析】使用 Quanscient Allsolve 提升 SAW 濾波器設計的效率與效能
作者:Dr. Andrew Tweedie,英國總監暨共同創辦人,及Dr. Bassou Khouya,多物理場 FEM 軟體開發工程師。 重點摘要 SAW 濾波器是一種廣泛應用於通訊、航太、國防等領域的電子元件。 SAW...
Aug 25, 20257 min read


【技術分享】在積體電路(IC)設計中,面對曲線形狀進行電阻萃取的複雜挑戰
By Nada Tarek 隨著積體電路(IC)設計不斷突破技術極限,設計的複雜度也快速攀升。從微機電系統(MEMS)到 3D IC,這些先進的設計往往包含非傳統的曲線形狀——也就是不遵循典型直線或「曼哈頓式」幾何結構的設計。不過,儘管這些曲線形狀在功能與效能上帶來了顯著提升,也同時為 IC 可靠性中至關重要的領域帶來挑戰:電阻萃取。 曲線形狀在 IC 設計中的興起 隨著物聯網(IoT)應用、影像感測器、光子學及 MEMS 的快速發展,IC 設計變得前所未有地精密。為了達到更高的整合密度與效能,工程師越來越常採用非曼哈頓式走線,特別是在 3D IC 中。曲線形狀在這方面尤其有價值,能在有限空間內提供更大的設計彈性與功能性。 以影像感測器為例,這類裝置廣泛應用於智慧型手機與高階相機中,常使用大面積的曲線多邊形來捕捉更多光線,進而產生高解析度且低雜訊的影像。類似地,MEMS 裝置也常利用非常規幾何結構,以滿足機械、光學甚至生醫應用的特定需求。 然而,這些創新設計同時也帶來了不小的挑戰,特別是在「如何精確地萃取電阻」這個確保電路可靠性的關鍵步驟上。 為
Aug 20, 20253 min read


【解決方案】Quanscient Allsolve:市場上最快的多物理場求解器
作者: Juha Riippi 本篇文章將為你概述 Quanscient Allsolve 的主要功能,並從不同角度探討其效益。 不必再等模擬執行 Quanscient Allsolve 是完全雲端原生的軟體,一切都在雲端完成,軟體完全以瀏覽器為基礎。...
Aug 18, 20252 min read


【解決方案】透過 Calibre 3DThermal 預見 3DIC 設計的未來
作者: Lee Wang 半導體產業正經歷從傳統的 2D 積體電路(IC)設計到更先進的 2.5D 與 3D 積體電路(3DIC)的轉型。推動這項轉型的驅動力,來自於突破摩爾定律限制,實現更高效能、效率與功能的需求。然而,技術的演進也帶來全新難題,特別是在熱管理方面。為因應這項難題,Calibre 3DThermal 應運而生,這套解決方案專為 3DIC 熱分析打造,它將重新定義我們處理熱效應的方式。 從 2D 到 3D 積體電路的演進 在傳統的 2D IC 設計中,所有元件都建構在單一晶粒(die)上,其擴充與效能的提升長期以來都遵循著摩爾定律。不過,隨著半導體技術的進步,設計重心已逐漸轉向 2.5D 與 3DIC 架構。這類架構透過垂直堆疊多顆小晶片(chiplet)或晶粒,不僅能整合更多功能,也能同步提升效能並降低功耗。 相較於 2DIC,2.5D 與 3DIC 設計具備更為多元的連接方式,例如矽穿孔(TSV)、凸塊接線(bump connections)與直接接合(direct bonding)等。這些設計複雜性也帶來更多需納入考量的因素
Aug 15, 20254 min read


陽明交大電機學院攜手西門子EDA與恩萊特科技 打造次世代IC與電子系統設計研發重鎮
捐贈儀式後合影,照片左至右依序為恩萊特科技總經理蘇正宇、陽明交通大學電機學院李大嵩副校長、西門子EDA台灣暨東南亞區副總裁兼總經理林棨璇、陽明交通大學電機學院王蒞君院長。陽明交通大學/提供 為強化我國在半導體先進製程與系統設計領域的創新研發實力,國立陽明交通大學電機學院日前...
Aug 13, 20253 min read


【白皮書】Nokia Bell Labs 如何用 PIC Studio 加速全光迴圈神經網路設計
在開發光子神經網路時,是否曾面臨複雜時間序列模式無法準確辨識、設計流程耗時且難以驗證的挑戰?傳統光子神經網路(PNN)在處理需時間記憶的任務上,常受限於架構與性能瓶頸,難以滿足高速訊號處理的需求。 Nokia Bell Labs 團隊選擇 Latitude Design...
Aug 13, 20252 min read


【解決方案】最佳化 ESD 防護:搭配 Calibre PERC 與 Solido Simulation Suite
作者:Neel Natekar 對從事積體電路(IC)可靠度工作的工程師而言,最大的挑戰在於如何確保靜電放電(ESD)防護具備足夠強度的同時,又不對防護電路進行過度設計。過度設計不僅會增加晶片面積,還會降低高速與射頻(RF)電路的效能。對此,Siemens EDA 提出一項創新解決方案,結合 Calibre PERC 的可靠度驗證與 AI 加速的 Solido Simulation Suite,透過具備情境感知能力的 SPICE 模擬,協助工程師達到最佳化的 ESD 防護。本文將探討這個創新方法如何幫助工程師在防護與效能之間取得理想平衡。 了解挑戰:IC 設計中的 ESD 防護 ESD 對現代 IC 的可靠度構成重大威脅,特別是在設計特徵尺寸不斷縮小、整體設計複雜度日益升高的情況下。對於致力於達成嚴格 PPA(功耗、效能與面積)目標,同時又必須確保不犧牲可靠度的 IC 設計工程師而言,選擇合適的 ESD 設計策略至關重要。要做到這一點,工程師們必須清楚掌握可用的 ESD 設計邊界,同時避免對 ESD 防護電路出現設計不足或過度設計的情況。 傳統的
Aug 11, 20254 min read


微轉印實現超小型矽基光子晶體調變器 鋰鈮酸鋰與矽光子晶體整合的新突破
鋰鈮氧(Lithium Niobate, LN)因具優異的 Pockels 電光效應與低光學損耗,一直是高速調變器的首選材料。然而,將其有效整合至矽光平台仍具技術挑戰。近期,根特大學團隊透過微轉印技術(Micro-Transfer Printing,...
Jul 28, 20252 min read
bottom of page
