2.5D IC架構下的設計挑戰 隨著摩爾定律接近物理極限，半導體產業正轉向2.5D與3D IC技術。2.5D整合架構透過interposer（中介層）將多顆chiplet（晶粒）結合，具備異質整合彈性，但也面臨擺放配置與熱管理的複雜挑戰。本研究提出一套可同時進行布線長度優化...

作者： Burcu Coskunsu 重點摘要 反問題（Inverse problems）可透過最小化模擬與實驗數據之間的差異，來估測材料特性 透過 API 驅動的工作流程，Quanscient Allsolve 能自動化整個過程，減少人工操作並加快最佳化速度...

矽光平台的瓶頸與解方 矽光子技術因其與CMOS製程兼容性高，並擁有成熟的SOI（Silicon-On-Insulator）與SiN（Silicon Nitride）平台，成為光電整合的發展重點。然而，矽的間接能隙特性導致本身無法作為有效光源，因此須整合具發光能力的III-V...

恩萊特科技於台北舉辦『矽光子設計到量產：CPO與異質整合技術論壇』，匯聚產學專家探討AI高速運算與資料中心需求，共同推動矽光子商用化與半導體新世代發展。

作者： Dr. Andrew Tweedie 重點摘要 微機電超音波傳感器（Micromachined Ultrasonic Transducers，簡稱 MUT）大幅提升超音波影像技術，使其更精巧、可攜、普及 高效能 MUT...

作者： Juha Riippi 當今科技進步的速度令人驚嘆。在這個高速發展的環境中，有一件事始終不變——模擬在推動創新的過程中扮演著關鍵角色。模擬在各行各業的設計與開發中都是不可或缺的。然而，先進模擬在某些產業中仍未被充分發揮，特別是在微機電系統（MEMS）領域。...

AI時代下的通訊瓶頸 隨著人工智慧（AI）運算需求飆升，晶片間資料傳輸速率與能效成為系統效能的關鍵瓶頸。儘管運算能力大幅提升，傳統電連結受限於距離與能耗，嚴重拖慢整體處理效率。本文提出以3D光子整合技術打造全新晶片間光連結架構，達成前所未有的低能耗與高頻寬密度。...

重複執行佈局與電路圖（LVS）比對，可能嚴重延誤專案時程。佈局中大量短路網路是導致連接錯誤的主要原因，並構成多數 LVS 違規。當需處理數千個此類問題時，除錯變得耗時且人力密集，工程師常需在多個環境間切換進行除錯與重跑 LVS，不僅中斷工作流程，也增加驗證週期。...

在光子積體電路（Photonic Integrated Circuits, PIC）的設計與開發過程中， 「設計」與「封裝」往往被視為兩個分離的階段 。然而，當封裝條件沒有在設計初期就被納入考量時，工程團隊常常面臨耗時的反覆修改，甚至必須重新設計，導致產品延遲上市。...