By John McMillan 在 2024 年於舊金山舉行的設計自動化大會 ( DAC) 期間，西門子 EDA 電子電路板系統部門資深副總裁 AJ Incorvaia 宣布推出 Innovator3D IC。這款全新軟體為 ASIC 與小晶片 (chiplet) 的規劃與異質整合，提供了一條快速且可預測的途徑，並支援全球最新、最先進的 2.5D 與 3D 半導體封裝技術及基板。 Innovator3D IC 提供了一個整合式駕駛艙，用於建構完整半導體封裝組件的數位雙生 (Digital Twin)，適用於設計規劃、原型製作和預測性分析的統一資料模型。此整合式駕駛艙驅動實作、多物理分析、機械設計、測試、簽核以及發佈至製造階段。 透過整合電源、訊號、散熱和機械應力分析工具，它能夠進行快速的「假設分析」探索，同時在詳細設計實作之前識別、避免並解決挑戰。這種左移方法可以防止後續產生高成本且耗時的重工，或避免產出欠佳的結果。 西門子Xcelerator 方案中已具備最齊全的半導體封裝相關技術組合，透過將這些技術與 Innovator3D IC...

By gabrielepulini 憑藉容量翻倍的 AMD VP1902 FPGA 裝置，您將能解鎖效能與成本效益的全新境界。 無論是突破 SoC 驗證的極限、驗證複雜的 IP 區塊，或是模擬龐大軟體工作負載，配備 VP1902 FPGA 裝置的 Veloce proFPGA CS 軟體原型平台，都能提供兩倍的容量並確保驗證成功。 效能： 您可以將更多設計內容映射（map）到單一晶片中。整體所需的 FPGA 裝置減少，進而簡化映射流程並提升效能。優點不僅止於效能，由於所需的 FPGA 裝置減少，原型設計平台的單位閘成本（cost per gate）也大幅下降。沒錯——單位閘成本降低 50% 意味著預算能節省可觀金額。您可以事半功倍，實現資源效能最大化。 整合： 將設計映射到單一高容量 FPGA 可簡化設定與配置程序。不再需要同時處理多個裝置，或應對複雜的互連問題。 簡化設定與配置意味著原型開發能更快速、更高效地啟動，讓您能以前所未有的速度加速開發週期。您將有更多機會測試不同的情境、捕捉潛在的邊界案例問題，並優化設計品質。 欲瞭解更多資訊，請下

By Matt Walsh Xpedition 2510 版本的發佈強化了我們對於可擴展 PCB 設計平台的願景—一個能適應從個人創新者到全球工程組織各個成長階段的平台。在同樣值得信賴的 Xpedition 技術驅動下，每個層級均提供頂尖效能，並針對您設計團隊的需求與規模量身打造。 PADS Professional Essentials ：由 Xpedition 技術驅動，以入門級價格為獨立創新者提供專業級的 PCB 設計方案。 Xpedition Standard ：在此基礎上進一步擴展，為小型團隊提供功能豐富且符合預算需求的環境。 Xpedition Enterprise ：為處於擴張階段的企業與產業龍頭提供企業級系統設計，以及支援全球多學科團隊的並行、多領域協作。 2510 版本專注於實質的效率提升與更清晰的協作——涵蓋從日常的電路圖編輯、RF 協同設計到多板組裝檢查。您將在 Xpedition Designer 中體驗更快速、更直覺的互動，還有更豐富的 3D 感知元件庫、更緊密的 ECAD/MCAD 銜接，以及現代化的企業工作流程，確保

By Wael ElManhawy & Samar Abd El-Hady 您是否曾感受到設計節點持續微縮，以及系統單晶片 (SoC) 設計日益複雜所帶來的壓力？您並不孤單。在這個步調快速的半導體世界中，縮短驗證執行時間並提升簽核信心至關重要。而 Verilog-to-LVS 轉換正位於這精密流程的核心，負責銜接您的 RTL 設計意圖與電晶體級佈局驗證。 此關鍵步驟若有任何差錯，都可能導致代價高昂的延誤、令人挫折的重工，甚至產出品質欠佳的晶片。這正是為何我們很興奮能分享此領域的一項重大突破：第二代 Calibre Verilog-to-LVS (V2LVS)。 V2LVS 的功能為何？ Calibre V2LVS 是 Calibre IC 驗證流程中的關鍵組件。您可以將其想像成一位極其聰明的翻譯官。它負責接收您的結構化 Verilog 網表（Netlist）——這些網表以高階形式描述了您的設計結構——並將其轉換為 SPICE 網表。接著，SPICE 網表會被提供給如 Calibre nmLVS 等工具進行精確的佈局驗證（LVS）檢查，或是交由 C

114學年度富邦人壽UBA大專籃球聯賽女一級預賽圓滿落幕，國立清華大學女子籃球隊在重返一級的首個賽季展現強大韌性，最終以第七名作收。（圖／國立清華大學女子籃球隊提供） 114學年度富邦人壽UBA大專籃球聯賽女一級預賽圓滿落幕，國立清華大學女子籃球隊在重返一級的首個賽季展現強大韌性，最終以第七名作收，成功達成保級目標。新竹在地企業恩萊特科技本季特別投入資源贊助，以實際行動支持在地學子挑戰大專籃球最高殿堂，展現企業對校園體育與人才培育的重視。 企業後盾：目標鎖定六強 對於本季的表現與外界支持，清華大學女籃總教練謝文偉表示：「本學年度賽事因為有校友及恩萊特公司贊助，讓學生在準備比賽無後顧之憂，加上補給及傷害防護完備，學生能夠健康完成比賽，也獲得清華女籃在大專公開一級歷年最佳成績。」 響應全人教育：恩萊特科技支持學生多元發展 恩萊特科技長期關注人才培育，已陸續贊助多所大專院校業界標準 EDA 設計平台與教學資源，致力於縮短學用落差，協助學術研究接軌國際。恩萊特科技表示，此次從學術研究延伸至體育競技，在於響應校園全人教育的精神，期許透過支持校園體育，鼓勵學

在日益數位化的世界中，電子系統的安全性和可靠性已不再是選項，而是核心要務。無論是現代汽車中的電路系統、維持生命的醫療設備，還是複雜的工業自動化系統，對於健全功能安全方法論的需求比以往更加迫切。 功能安全的多層次挑戰 邁向 ISO 26262 功能安全認證的過程並不簡單。工程師與組織必須應對系統性故障，源自設計與開發過程與隨機故障，發生在系統實際運作中。隨著產業必須跟上創新的步伐，挑戰與法規環境也隨之演變，包括人工智慧的導入、多晶粒與異質架構的趨勢，以及向軟體定義汽車的轉型。 傳統的驗證方法雖然在過去時代表現穩健，但往往已無法滿足當今高度複雜、互連且具備自動化系統的需求。近期的數據令人警惕，顯示僅有 14% 的矽晶開發專案能成功達成一次完成矽晶設計（ first-pass success ）。 同時，為了能按時且在預算內交付矽晶片所需勞動力缺口也正日益擴大。 總結來說：團隊需要更聰明、更快速且更整合的前端驗證方法，才能交付無錯誤、無缺陷且安全可靠的矽晶片。本篇文章接下來將介紹全新 Questa One 功能安全解決方案的關鍵面向，以及能協助您的

國立中山大學工學院院長郭紹偉（左起）、西門子EDA協理鍾順桐、恩萊特科技股份有限公司業務總監門杰、西門子EDA通路經理莊明峰。 國立中山大學／提供 國立中山大學工學院日前於1月19日與西門子 EDA及恩萊特科技共同舉行「微奈米積體電路設計EDA軟體平臺合作儀式」，導入涵蓋類比、數位與混合訊號晶片設計的業界標準設計平台。為中山大學師生建立一個與全球半導體生態系同步的平台，強化在半導體、IC設計及光電科技等重點發展領域的實戰能力與人才培育目標。 國立中山大學工學院院長郭紹偉表示，我們高度重視學生實作經驗與產業能力的養成。此次透過與西門子 EDA 及恩萊特科技的合作，得以為本院師生建構與國際半導體產業體系接軌的設計與驗證環境，讓學生在紮實的理論基礎上，實際操作業界採用的工具，落實「做中學、學中用」的理念。此次合作也將進一步厚植南台灣半導體與科技產業鏈所需的專業人力，為南部半導體S 廊帶的長遠發展奠定人才基礎。 西門子 EDA 台灣暨東南亞區副總裁兼總經理林棨璇指出，台灣是全球半導體的核心樞紐，要維持領先優勢，人才培育需具備生態系思維。西門子 EDA..

三個國家、多場客戶簡報與海報展示，傳達出一個明確的核心要點：隸屬於 Solido 模擬套件的西門子 Symphony，正致力於解決業界最艱巨的混合訊號驗證挑戰。 在我們全球舉辦的西門子 EDA 論壇與 CIC 論壇中，能親自見證客戶如何運用 Solido 客製化 IC 技術來解決不斷演進的驗證挑戰，是一件非常令人振奮的事。與客戶面對面交流具有其獨特價值，而過去幾個月的全球論壇，具體展現了 Symphony 發揮影響力的廣泛應用領域。 我對於客戶利用 Symphony 混合訊號技術所展現的創新方式印象特別深刻，他們藉此精準驗證跨類比/數位介面的設計功能、連通性與效能，並在各式 IC 應用中應對複雜的驗證挑戰。 請繼續閱讀以探索這些客戶成功案例！ Toppan（日本）：CMOS 影像感測器驗證速度提升 50% 這趟旅程的第一站：日本！在西門子 EDA 論壇上，於印刷、通訊、安全與包裝領域領先的整合解決方案供應商 Toppan ，展示了 Symphony 如何翻轉其複雜 CMOS 影像感測器 IC 的驗證工作流程。該設計整合了一個微控制器以及多個類比區

By Patrick Hope Valor NPI 2510 版本的發佈帶來了更多檢查項目、更優異的製造感知以及令人驚艷的視覺強化功能，展現出產品系列重大的演進。Valor NPI 的 3D 檢視功能經過重新設計，使探索可製造性設計結果變得直觀且精確。 3D 檢視器 3D 檢視器將從根本上改變多項 DFM 審核的執行方式。雖然大部分檢查仍會在標準 2D 環境中進行，但全新的 3D 檢視器可提供沉浸式且直觀的檢查體驗，並將迅速成為作業常態。3D 檢視器讓使用者能直接在 3D 空間中測量距離，釐清嵌入式元件的層別配置，並有助於替代元件的視覺化呈現。 圖 1：Valor NPI 的 3D 分析視圖，顯示元件遮蔽量測，這在進行感興趣區域檢查時，可能會遮蔽元件的焊墊足跡。 強化後的 3D 環境現在也能在特定的配置層上顯示嵌入式元件與軟板區域零件。這種分層視覺化能忠實呈現軟硬結合板的設計，進而提升團隊間的整體理解與溝通效率。 替代 VPL 封裝與製造商相容性審查 透過 Valor Parts Library料號比對與 3D 視覺化，替代零件的管理已變得更加簡