By Saurabh Kulkarni 隨著汽車產業迅速演進，自動駕駛、電氣化及先進駕駛輔助系統 (ADAS) 的興起，對於強健功能安全解決方案的需求已變得至關重要。達成 ISO 26262 功能安全標準的合規性，是任何汽車電子系統的核心要求。西門子的 Solido 客製化 IC 平台提供經過 ISO 26262 認證的設計與驗證工具，協助汽車製造商與供應商在其客製化積體電路開發流程中，無縫整合功能安全設計。 Solido 客製化 IC 平台包含 Solido Design Environment 、 Solido Simulation Suite 以及 Solido Crosscheck （隸屬於 Solido IP Validation Suite），這些工具均已通過 ISO 26262 標準認證。這些解決方案利用先進技術，例如高標準差驗證、精確的長期老化與可靠性評估，以及電晶體層級的缺陷模擬，確保汽車 IC 在數十年的運作週期中，仍能維持十億分之一等級的極低故障率。透過整合 Solido 的認證工具，汽車廠商能夠加速產品上市時間、降低開發

By Siemens Xcelerator Academy 隨著積體電路元件不斷演進，供應商提出的電力需求也日益嚴苛。這些要求體現在電路板層級的PDN 阻抗上；若阻抗過高，會阻礙電力高效且及時地傳輸至 IC，這種情況就如同尖峰時段的交通壅塞。 在尖峰時段，大量人口正在兩地之間移動。這是否會導致人們最終無法到達目的地？答案是否定的，如果他們沒有仔細規劃時間，就只是比預期晚到而已。 PDN 的交流 (AC) 行為與此情境非常相似。當 IC 的電晶體在不同狀態間切換時，PDN 必須經過良好設計，以滿足 IC 的電流需求，特別是電流需求中的高頻成分。然而，若 PDN 阻抗過高，將導致 IC 無法正確切換。PDN 阻抗是否會最終阻止高頻電流到達 IC？不會，它們只是比 IC 要求的時間更晚到達，進而導致電晶體無法正常切換。 在設計 PDN 時，該如何預防這種情況？答案是加入局部儲能元件：去耦電容。與其等待電壓調節器 (VRM) 供應高頻電流，局部的去耦電容會即時放電滿足高頻電流需求，這就像是為交通亮起了綠燈！ 此外，還有一種固有電容，它是 PDN...

By John McMillan 現代的晶片佈局比以往任何時候都更加複雜，融合了各種自定義與第三方智慧財產權（IP）區塊。確保這些精密佈局的完整性與對稱性，對於元件效能、可靠性以及可製造性至關重要。傳統上，諸如 IP 檢查與對稱性驗證等驗證任務，主要依賴區塊設計師採用正確式設計 (correct-by-construction) 的技術，並在設計週期後期才透過人工目視檢查與 DRC 基本規則進行最終確認。然而，這種後期驗證的方法可能導致最終定案延遲，進而減緩產品上市速度，甚至更糟的是，導致元件可靠性不佳甚至失效。 為了應對這些挑戰，「左移」驗證方法（如圖 1 所示）將關鍵檢查提前至設計流程的早期階段。西門子的 Calibre Pattern Matching 技術讓 IC 設計師能夠驗證 IP 放置、確認對稱性，並進行互動式除錯——無需撰寫複雜的程式碼規則。這種前瞻性的方法能無縫整合至現有的設計流程中，減少設計迭代次數，並加速定案進程。 圖 1. 左移驗證流程圖，展示了 Calibre Pattern Matching 的功能，以及如何將其應用

By John McMillan 在 2024 年於舊金山舉行的設計自動化大會 ( DAC) 期間，西門子 EDA 電子電路板系統部門資深副總裁 AJ Incorvaia 宣布推出 Innovator3D IC。這款全新軟體為 ASIC 與小晶片 (chiplet) 的規劃與異質整合，提供了一條快速且可預測的途徑，並支援全球最新、最先進的 2.5D 與 3D 半導體封裝技術及基板。 Innovator3D IC 提供了一個整合式駕駛艙，用於建構完整半導體封裝組件的數位雙生 (Digital Twin)，適用於設計規劃、原型製作和預測性分析的統一資料模型。此整合式駕駛艙驅動實作、多物理分析、機械設計、測試、簽核以及發佈至製造階段。 透過整合電源、訊號、散熱和機械應力分析工具，它能夠進行快速的「假設分析」探索，同時在詳細設計實作之前識別、避免並解決挑戰。這種左移方法可以防止後續產生高成本且耗時的重工，或避免產出欠佳的結果。 西門子Xcelerator 方案中已具備最齊全的半導體封裝相關技術組合，透過將這些技術與 Innovator3D IC...

By gabrielepulini 憑藉容量翻倍的 AMD VP1902 FPGA 裝置，您將能解鎖效能與成本效益的全新境界。 無論是突破 SoC 驗證的極限、驗證複雜的 IP 區塊，或是模擬龐大軟體工作負載，配備 VP1902 FPGA 裝置的 Veloce proFPGA CS 軟體原型平台，都能提供兩倍的容量並確保驗證成功。 效能： 您可以將更多設計內容映射（map）到單一晶片中。整體所需的 FPGA 裝置減少，進而簡化映射流程並提升效能。優點不僅止於效能，由於所需的 FPGA 裝置減少，原型設計平台的單位閘成本（cost per gate）也大幅下降。沒錯——單位閘成本降低 50% 意味著預算能節省可觀金額。您可以事半功倍，實現資源效能最大化。 整合： 將設計映射到單一高容量 FPGA 可簡化設定與配置程序。不再需要同時處理多個裝置，或應對複雜的互連問題。 簡化設定與配置意味著原型開發能更快速、更高效地啟動，讓您能以前所未有的速度加速開發週期。您將有更多機會測試不同的情境、捕捉潛在的邊界案例問題，並優化設計品質。 欲瞭解更多資訊，請下

By Matt Walsh Xpedition 2510 版本的發佈強化了我們對於可擴展 PCB 設計平台的願景—一個能適應從個人創新者到全球工程組織各個成長階段的平台。在同樣值得信賴的 Xpedition 技術驅動下，每個層級均提供頂尖效能，並針對您設計團隊的需求與規模量身打造。 PADS Professional Essentials ：由 Xpedition 技術驅動，以入門級價格為獨立創新者提供專業級的 PCB 設計方案。 Xpedition Standard ：在此基礎上進一步擴展，為小型團隊提供功能豐富且符合預算需求的環境。 Xpedition Enterprise ：為處於擴張階段的企業與產業龍頭提供企業級系統設計，以及支援全球多學科團隊的並行、多領域協作。 2510 版本專注於實質的效率提升與更清晰的協作——涵蓋從日常的電路圖編輯、RF 協同設計到多板組裝檢查。您將在 Xpedition Designer 中體驗更快速、更直覺的互動，還有更豐富的 3D 感知元件庫、更緊密的 ECAD/MCAD 銜接，以及現代化的企業工作流程，確保

By Wael ElManhawy & Samar Abd El-Hady 您是否曾感受到設計節點持續微縮，以及系統單晶片 (SoC) 設計日益複雜所帶來的壓力？您並不孤單。在這個步調快速的半導體世界中，縮短驗證執行時間並提升簽核信心至關重要。而 Verilog-to-LVS 轉換正位於這精密流程的核心，負責銜接您的 RTL 設計意圖與電晶體級佈局驗證。 此關鍵步驟若有任何差錯，都可能導致代價高昂的延誤、令人挫折的重工，甚至產出品質欠佳的晶片。這正是為何我們很興奮能分享此領域的一項重大突破：第二代 Calibre Verilog-to-LVS (V2LVS)。 V2LVS 的功能為何？ Calibre V2LVS 是 Calibre IC 驗證流程中的關鍵組件。您可以將其想像成一位極其聰明的翻譯官。它負責接收您的結構化 Verilog 網表（Netlist）——這些網表以高階形式描述了您的設計結構——並將其轉換為 SPICE 網表。接著，SPICE 網表會被提供給如 Calibre nmLVS 等工具進行精確的佈局驗證（LVS）檢查，或是交由 C

114學年度富邦人壽UBA大專籃球聯賽女一級預賽圓滿落幕，國立清華大學女子籃球隊在重返一級的首個賽季展現強大韌性，最終以第七名作收。（圖／國立清華大學女子籃球隊提供） 114學年度富邦人壽UBA大專籃球聯賽女一級預賽圓滿落幕，國立清華大學女子籃球隊在重返一級的首個賽季展現強大韌性，最終以第七名作收，成功達成保級目標。新竹在地企業恩萊特科技本季特別投入資源贊助，以實際行動支持在地學子挑戰大專籃球最高殿堂，展現企業對校園體育與人才培育的重視。 企業後盾：目標鎖定六強 對於本季的表現與外界支持，清華大學女籃總教練謝文偉表示：「本學年度賽事因為有校友及恩萊特公司贊助，讓學生在準備比賽無後顧之憂，加上補給及傷害防護完備，學生能夠健康完成比賽，也獲得清華女籃在大專公開一級歷年最佳成績。」 響應全人教育：恩萊特科技支持學生多元發展 恩萊特科技長期關注人才培育，已陸續贊助多所大專院校業界標準 EDA 設計平台與教學資源，致力於縮短學用落差，協助學術研究接軌國際。恩萊特科技表示，此次從學術研究延伸至體育競技，在於響應校園全人教育的精神，期許透過支持校園體育，鼓勵學

在日益數位化的世界中，電子系統的安全性和可靠性已不再是選項，而是核心要務。無論是現代汽車中的電路系統、維持生命的醫療設備，還是複雜的工業自動化系統，對於健全功能安全方法論的需求比以往更加迫切。 功能安全的多層次挑戰 邁向 ISO 26262 功能安全認證的過程並不簡單。工程師與組織必須應對系統性故障，源自設計與開發過程與隨機故障，發生在系統實際運作中。隨著產業必須跟上創新的步伐，挑戰與法規環境也隨之演變，包括人工智慧的導入、多晶粒與異質架構的趨勢，以及向軟體定義汽車的轉型。 傳統的驗證方法雖然在過去時代表現穩健，但往往已無法滿足當今高度複雜、互連且具備自動化系統的需求。近期的數據令人警惕，顯示僅有 14% 的矽晶開發專案能成功達成一次完成矽晶設計（ first-pass success ）。 同時，為了能按時且在預算內交付矽晶片所需勞動力缺口也正日益擴大。 總結來說：團隊需要更聰明、更快速且更整合的前端驗證方法，才能交付無錯誤、無缺陷且安全可靠的矽晶片。本篇文章接下來將介紹全新 Questa One 功能安全解決方案的關鍵面向，以及能協助您的