【解決方案】加強的短路隔離流程，加速電路驗證

重複執行佈局與電路圖（LVS）比對，可能嚴重延誤專案時程。佈局中大量短路網路是導致連接錯誤的主要原因，並構成多數 LVS 違規。當需處理數千個此類問題時，除錯變得耗時且人力密集，工程師常需在多個環境間切換進行除錯與重跑 LVS，不僅中斷工作流程，也增加驗證週期。

本文說明 Calibre RVE ISI Flow 搭配 Calibre nmLVS Recon 與 Calibre RVE 結果檢視器整合後，如何大幅提升 LVS 除錯效率。此組合能更快速、高效地隔離並解決短路網路問題，最終提升設計品質並縮短上市時間。

理解 LVS 短路隔離的挑戰

短路網路日益複雜

單一短路網路可能包含多條路徑，準確定位其位置具有挑戰性。在如 5 奈米等先進製程節點中，設計可能含超過 15,000 個短路，人工檢查與除錯變得不切實際。

人工檢查的限制

傳統 LVS 除錯常需在不同環境中切換：以圖形介面（GUI）進行短路除錯，再透過命令列執行 LVS。此種切換效率低且易出錯。對含數十億元件的大型設計而言，以人工檢查短路既耗時又易錯。圖一顯示傳統 LVS 除錯流程中需在 GUI 與命令列間來回切換的情況。

後續 Calibre nmLVS Recon 執行的觸發流程：與 Calibre RVE 除錯環境隔離。

Calibre RVE 互動式短路隔離流程的主要優勢

完整視覺化呈現

Calibre RVE 更新後的摘要檢視，將每個短路的相關路徑以樹狀結構呈現，協助工程師更容易隔離與修復。此有組織的檢視方式有助聚焦關鍵問題，加速辨識與處理最嚴重的短路。

模擬修復功能

工程師可在 RVE 環境中模擬修復短路，無需實際修改設計佈局。此虛擬移除圖形的方式可立即驗證修復成效，節省時間，避免在所有短路修復前就重跑完整 LVS。

平行除錯機制

透過「背景短路驗證」（Background Verify Shorts）功能，工程師可同時除錯多個短路，提高效率並縮短驗證週期。此平行除錯能力讓流程不中斷，無需等待個別驗證完成。

介紹 Calibre RVE 強化的短路隔離能力

整合式驗證

Calibre Interactive nmLVS Recon 的圖形介面已整合進 Calibre RVE 結果檢視環境，簡化 RVE 的互動式短路隔離（ISI）流程（見圖二）。此整合有助工程師進行 LVS 驗證，特別是在短路網路的隔離與除錯上。Calibre RVE ISI 流程可顯著減少上下文切換與人工檢查需求，使整體流程更有效率。

後續 Calibre nmLVS Recon 執行已完整整合至 Calibre RVE 除錯環境中。

Calibre nmLVS Recon 的圖形介面讓工程師可直接從 RVE 執行目標導向的 LVS 萃取。此一鍵操作功能確保短路隔離與驗證可在單一整合環境中順利執行，省去跨環境操作的不便。

加速設計週轉時間

Calibre nmLVS Recon 與 Calibre RVE ISI 的整合對晶片工程師而言是一大突破。其提供精簡、高效、視覺化的短路隔離與除錯方式，能顯著縮短整體設計週轉時間。透過支援目標導向、圖層感知與網路感知的 LVS 執行方式，工程師可達到比傳統完整 LVS 執行快 6 至 10 倍的週轉速度。

提升工作效率

採用 Calibre RVE ISI 流程可讓工程師減少人工檢查時間，專注於更具產值的設計工作。此工具組不僅強化除錯流程，也支援前期驗證，讓設計在進入全晶片 LVS 執行前更加乾淨，進一步提升效率，加速進入 Tape-out 階段。

Calibre RVE 互動式短路隔離流程的關鍵改進亮點

Calibre RVE ISI 流程的核心功能，有助於縮短週轉時間並提升效率：

• 完整視覺化呈現：摘要檢視將與每個短路相關的路徑以樹狀結構呈現，讓工程師更容易隔離與修復。此方式有助聚焦最關鍵的錯誤，迅速處理嚴重短路。

• 模擬修復功能：可在 RVE 中模擬短路修復，無需實際變更佈局，立即驗證效果，節省時間，避免在修復完成前重跑 LVS。

• 平行除錯機制：Background Verify Shorts 功能支援同時除錯多個短路問題，提高效率，減少等待時間，讓流程不中斷。

結語

對於處理早期雜亂佈局設計的晶片工程師而言，強化版 Calibre RVE ISI 流程是一套穩健的解決方案。它簡化短路隔離與除錯流程，無縫整合進設計環境，有助減少 LVS 驗證週期。採用此方法，設計團隊可更快速、高效完成 LVS 驗證，確保高效能、可靠的設計更快上市。

深入瞭解 Calibre RVE ISI 流程的強大功能，立即轉變您的 LVS 驗證流程。閱讀完整技術白皮書，探索這些技術如何提升您的設計流程。