top of page

高效平台&曲線Layout除錯技術 加速第三代半導體功率元件的設計與進階驗證

7月07日 週三

|

Webinar

隨著晶片設計、生產製造技術的成熟與提高,第三代半導體功率元件GaN/SiC、微機電系統MEMS器件、矽光子晶片也延用半導體的生產製造技術,延生出了更多領域的應用,並悄悄改變著我們的生活。這些設計領域與傳統電晶片的版圖設計有什麼不一樣?這些差異在Layout驗證上又會有什麼樣的困難與挑戰?本研討會將介紹如何使用Tanner L-Edit快速完成Layout 及使用Calibre驗證 Design Rule Check (DRC)。

Registration is Closed
See other events
高效平台&曲線Layout除錯技術 加速第三代半導體功率元件的設計與進階驗證
高效平台&曲線Layout除錯技術 加速第三代半導體功率元件的設計與進階驗證

時間 & 地點

2021年7月07日 下午2:00 – 下午3:00

Webinar

活動簡介

議程內容

  • 功率元件(GaN/SiC/MOSFET/IGBT) 的Layout設計挑戰

  • Tanner L-Edit針對這些特殊性所提出的解決方案

  • 如何使用Calibre處理複雜的圖形,完成DRC驗證

  • Q&A

分享活動

300195 新竹市東區光復路二段295號7樓之3

7F.-3, No. 295, Sec. 2, Guangfu Rd.,

East Dist., Hsinchu City 300195, Taiwan

T +886-3-602-7403
F +886-3-563-0016

​E sales@enlight-tec.com

Siemens EDA Solution Partner
  • Facebook
  • LinkedIn
  • YouTube

©2025 Enlight Technology Co., Ltd. All Rights Reserved
未經我們事前書面同意,任何人皆不得將本網站上刊登之著作,以任何方式進行利用,如有侵害我們的權益,我們將依法追究相關法律責任。
法律顧問:誠創法律事務所

bottom of page