確保高速DDR4的訊號品質

概述

DDR 介面的正常工作，要求滿足不同訊號組之間的訊號完整性和時序要求。為了減少改版次數，在PCB製造之前，通過驗證從而確保設計滿足所有要求。傳統上，工程師依靠訊號完整性專家來進行模擬驗證工作，完全晶片廠商提供的PCB設計指導，不進行任何模擬驗證工作，希望能夠通過物理原型測試發現設計缺陷。不斷升高的速率，DDR介面的工作餘量越來越小，簡單的遵循物理設計規則已經不能滿足設計要求。

本次全中文網路研討會，將討論DDR設計中電氣規則的特殊性，演示如何使用HyperLynx快速進行佈線後的模擬驗證，讓訊號完整性專家從日常工作解脫出來，專注於更具有挑戰性的系統驗證工作。

您將了解到

• DDR介面的訊號完整性和時序電氣規則

• “遵循設計指導佈線”為何不再完美