top of page
如何優化DDR4設計的成本和性能
6月18日 週四
|線上研討會
工程師通常依賴晶片廠商提供的準則來進行PCB 佈局，但並不是每個設計都能夠遵循這些規則。DDR 佈局指南還可能讓電路板的製造成本變多，因為它們往往過於保守。長期以來，專業的 SI 工程師一直使用預先佈局模擬來開發優化自己的佈局規則，以優化其針對特定應用的設計質量和成本，但 SI 專家在大多數公司中都是珍貴且稀有的人力資源。 DDR 設計質量的不同設計變數，並展示硬體工程師及Layout工程師如何使用 HyperLynx 預先佈局模擬來開發佈局規則，從而優化設計利潤並降低成本。
Registration is Closed
See other events時間 & 地點
2020年6月18日 上午10:00 – 上午11:00 [GMT+8]
線上研討會
活動簡介
概述
工程師通常依賴晶片廠商提供的準則來進行PCB 佈局，但並不是每個設計都能夠遵循這些規則。DDR 佈局指南還可能讓電路板的製造成本變多，因為它們往往過於保守。長期以來，專業的 SI 工程師一直使用預先佈局模擬來開發優化自己的佈局規則，以優化其針對特定應用的設計質量和成本，但 SI 專家在大多數公司中都是珍貴且稀有的人力資源。 DDR 設計質量的不同設計變數，並展示硬體工程師及Layout工程師如何使用 HyperLynx 預先佈局模擬來開發佈局規則，從而優化設計利潤並降低成本。
您將了解到
設計疊構以滿足阻抗要求
平衡阻抗與串擾的不同組內間距要求
基於串擾要求，平衡驅動力和組內間距的要求
bottom of page