top of page


【技術分享】使用 Calibre 輕鬆管理多個驗證任務
By Design With Calibre 這是一張 Calibre 多重任務提交圖形介面(GUI)的螢幕擷圖,畫面中顯示所有任務的狀態,以及正在執行任務的詳細紀錄。 透過 Calibre 多重任務提交圖形介面 (GUI),您能更有效率地執行 IC 設計驗證任務 隨著積體電路(IC)日益複雜,設計團隊在驗證這些精密設計時面臨越來越多的挑戰。半導體技術的進步,使 IC 的規模與功能達到前所未有的高度,也因此需要更先進且高效率的驗證流程,來確保設計的完整性與可靠性。 設計團隊目前面臨的主要難題之一,是如何管理龐大的驗證工作量,以全面驗證現代 IC。隨著設計中包含多個 IP、採用多元的方法學,以及不斷增加的檢查與測試項目,整體驗證流程若仍以人工方式協調與執行,將變得既繁瑣又容易出錯。 有鑑於這些挑戰,Siemens EDA 推出了 Calibre Interactive 多重任務提交(MJS)圖形介面(GUI),其中整合了全新與更新的功能。MJS GUI 是一套強大的工具,可簡化驗證流程,並為設計團隊帶來實質效益。在本篇部落格文章中,我們將深入探討
Apr 2, 20254 min read


【白皮書】探索 L-EDIT Photonics:光子積體電路設計的未來
在現代科技快速發展的時代,光子積體電路(PIC)正逐步改變我們的通訊與運算方式。透過 L-EDIT Photonics,我們能夠更高效地設計與優化這些光子元件,推動積體光子的應用。本文將探討 PIC 設計的挑戰、解決方案,以及如何利用 Siemens EDA 的工具來提升設計效率與精確度。 光子技術早已廣泛應用於全球的通訊網路,而隨著 CMOS 製程的進步,將 PIC 與傳統電子 IC 結合,已成為提升數據傳輸效率並降低功耗的重要策略。從醫療影像到量子運算,光子積體電路的潛力正在被不斷發掘。而 L-EDIT Photonics 正是幫助設計師突破傳統電子 IC 框架、應對光子設計挑戰的重要工具。 在這篇文章中,我們將深入探討 L-EDIT Photonics 的核心特性,以及如何透過其自動化設計能力,優化光子元件與電路佈局,使工程師能更高效地開發創新應用。 💡 想了解更多?歡迎 下載技術白皮書!
Mar 12, 20251 min read


【成功案例】西門子與GlobalFoundries攜手打造矽光子驗證新解!
在矽光子設計領域,一直存在著令工程師頭痛的技術難題:如何有效驗證複雜的光子器件設計?西門子數字工業軟體公司與 GlobalFoundries 的最新合作,為業界提供了一個革命性的解決方案。透過整合 Calibre® nmPlatform 與 GF Fotonix™ 平台,他們成功解決了矽光子設計中曲線結構、假陽性錯誤和驗證複雜性等關鍵挑戰。這項創新不僅顯著縮短了設計驗證週期,更為下一代資料中心、計算與傳感應用開闢了全新的技術路徑。關鍵在於他們如何徹底重新思考矽光子設計驗證! 西門子的 Calibre® nmPlatform 現已支持設計師利用最新的 GlobalFoundries (GF) 矽光子平台。 西門子與 GlobalFoundries 合作,提供可信賴的矽光子驗證解決方案 西門子數字工業軟件公司今日宣布,其 Calibre® nmPlatform 現已支持設計師利用最新的 GlobalFoundries (GF) 矽光子平台。GF 的新一代單片平台 GF Fotonix™ 是業界首個在矽晶圓上結合差異化的 300mm 光子和射頻 CMO
Jan 31, 20253 min read


中原大學成立「積體電路共構實驗室」 攜手產業培育IC設計人才
中原大學電機資訊學院積體電路共構實驗室揭牌啟用典禮,中原大學董事長張光正致詞。 中原大學電機資訊學院於113年12月19日舉行「積體電路共構實驗室」揭牌啟用典禮,象徵中原大學在培育IC設計專業人才與深化產學合作上的嶄新里程碑。此實驗室不僅展現了中原在半導體與IC設計領域的優勢,更藉由結合企業資源與校友力量,打造一個融合教學、研究與實踐的平台,為培育科技創新人才積極貢獻。 中原大學董事長張光正於啟用典禮上表示,在中原校友的熱心捐款與支持下,已募集百餘萬元成立「積體電路共構實驗室」專用基金,相信透過與企業及校友共同規劃的合作機制,可進一步強化中原電機資訊學院半導體與IC設計領域的研究與教學能力,為產業培育更多優秀的專業人才。 電機資訊學院院長邱謙松則表示,感謝校友們的慷慨捐助,尤其是來自科技業的傑出校友,他們在不同崗位擔任要職,例如:松翰科技、笙泉科技、聯詠科技、益華電腦、泰山電子……等,而校友們一致認為IC設計是未來產業發展的核心技術,十分支持母校朝此領域鑽研。邱謙松強調,中原電資學院將繼續發揮其在IC設計與半導體技術上的優勢,與業界緊密合作,開創
Dec 27, 20243 min read


Navigating the complex world of resistance extraction for curvilinear shapes in IC designs
By Nada Tarek As integrated circuit (IC) designs continue to push the boundaries of what’s possible, we’re seeing an explosion in complexity. From MEMS to 3D ICs, these advanced designs often incorporate curvilinear shapes—those that don’t conform to the typical straight-line, Manhattan-style geometries we’re used to. But while these shapes bring incredible functionality and performance enhancements, they also introduce new challenges in an area that’s crucial for IC reliabil
Oct 15, 20243 min read


How to get accurate inductance extraction for superconductor ICs
By Hossam Sarhan and Dusan Petranovic Supporting the high performance and reliability needed for artificial intelligence (AI), data centers and cloud computing requires powerful and efficient integrated circuits (ICs). More semiconductor companies are considering superconductor ICs for their unique properties that allow ultrafast processing of digital information. These properties include fast superconducting transmission lines and active devices called Josephson junctions, w
Oct 8, 20243 min read


How to get accurate inductance extraction for superconductor ICs
By Hossam Sarhan and Dusan Petranovic Supporting the high performance and reliability needed for artificial intelligence (AI), data centers and cloud computing requires powerful and efficient integrated circuits (ICs). More semiconductor companies are considering superconductor ICs for their unique properties that allow ultrafast processing of digital information. These properties include fast superconducting transmission lines and active devices called Josephson junctions, w
Aug 27, 20243 min read


Using a shift left strategy to address block/chip design challenges during design-stage verification
By David Abercrombie For IC designers, striking the right balance between tight deadlines and limited resources is a constant challenge. Designers are constantly working to enhance efficiency without compromising on design quality. Traditionally, IC design and verification followed a linear process, but modern IC designs require a more concurrent approach that addresses block/chip layout and circuit issues earlier in the design flow. A new approach that provides signoff-quali
Aug 20, 20243 min read


Unlocking the future with a digital twin for semiconductor manufacturing
By Srividya Jayaram In semiconductor manufacturing, staying ahead means embracing smarter processes. The rise in demand and the need to maximize profits call for innovative solutions to improve yield ramp for new products. Siemens, a pioneer in digital twin technology in multiple industries including energy, factory automation, and aerospace now extends this solution to the electronics and semiconductor manufacturing industry with the Calibre Fab Insights platform. This platf
Aug 13, 20244 min read
bottom of page
