在先進 IC 設計流程中，設計規則檢查（DRC）經常產出高達數百 GB 的結果資料庫（RDB），導致除錯流程耗時又耗資源。本白皮書聚焦於 Calibre RVE 的「批次篩選流程」，讓工程師能夠：

• 在載入 GUI 之前先行篩選 RDB，避免系統過載

• 透過指令列產出更小、更聚焦的 RDB 檔案

• 結合自訂規則名稱與豁免條件，有效縮小除錯範圍

• 節省記憶體使用量（例：由 77GB 降至 12GB）

• 輕鬆重複使用篩選語法、提升跨團隊合作效率

文件中詳述多種應用情境與指令範例，包括：

• 根據規則名稱（如 "M1*"）篩選錯誤

• 依照特定區域或幾何範圍過濾結果

• 使用布林邏輯結合屬性值條件（如 CD 值範圍）

• 與傳統 GUI 載入方式的效能比較與資源節省統計

本資源特別適合：進行晶圓廠驗證、物理驗證、DRC 簽核或大型 Custom IC 設計專案的工程與 CAD 團隊。