top of page


【白皮書】Calibre® xACT 寄生元件萃取:FinFET 時代的簽核精確度,效能達前代工具 10 倍
後佈局模擬跑出來的結果和矽晶圓上的行為對不上——這不是偶發問題,而是寄生元件沒有精確萃取的必然代價。尤其進入 16nm 以下製程,FinFET 元件內部的源極汲極電阻、多重圖案化層的對準偏差、加上 BEOL 互連線密度爆炸性成長,傳統萃取工具根本無力兼顧精確度與 TAT。 Siemens EDA 的 Calibre xACT™ 寄生元件萃取解決方案,正是針對這些先進製程節點挑戰所設計的新世代工具。這份技術規格文件介紹 Calibre xACT 平台的核心能力、架構設計,以及為什麼它能讓設計工程師對效能目標在矽晶圓上完整實現充滿信心。 1. FinFET 先進製程節點萃取:飛法拉級精確度,不漏任何耦合效應 進入先進節點,光靠元件模型已不足夠——佈局相依效應必須由萃取工具承擔。Calibre xACT 針對 FEOL 與 BEOL 幾何結構自動選擇最佳萃取技術組合,並與 Calibre nmLVS 整合確保邊界不重複計算、不遺漏。 內建快速三維場求解器 :即時計算 FinFET 參數,無需預先特性化的固定版圖配置,精確度顯著優於競爭工具的預特性化方案
May 43 min read


【解決方案】強化 IC 驗證:更智慧的解決方案,實現更快速、更可靠的設計
By John McMillan 現代的晶片佈局比以往任何時候都更加複雜,融合了各種自定義與第三方智慧財產權(IP)區塊。確保這些精密佈局的完整性與對稱性,對於元件效能、可靠性以及可製造性至關重要。傳統上,諸如 IP 檢查與對稱性驗證等驗證任務,主要依賴區塊設計師採用正確式設計 (correct-by-construction) 的技術,並在設計週期後期才透過人工目視檢查與 DRC 基本規則進行最終確認。然而,這種後期驗證的方法可能導致最終定案延遲,進而減緩產品上市速度,甚至更糟的是,導致元件可靠性不佳甚至失效。 為了應對這些挑戰,「左移」驗證方法(如圖 1 所示)將關鍵檢查提前至設計流程的早期階段。西門子的 Calibre Pattern Matching 技術讓 IC 設計師能夠驗證 IP 放置、確認對稱性,並進行互動式除錯——無需撰寫複雜的程式碼規則。這種前瞻性的方法能無縫整合至現有的設計流程中,減少設計迭代次數,並加速定案進程。 圖 1. 左移驗證流程圖,展示了 Calibre Pattern Matching 的功能,以及如何將其應用
Mar 94 min read


【白皮書】PMUT 感測器設計流程全攻略:從模擬到實測無縫轉換
從 MEMS 設計開始導入數位分身與模擬技術,讓你從概念驗證到量產無縫接軌! 在高速發展的物聯網應用場景中,從液位監控、環境感測,到智慧城市基礎建設,MEMS 感測器正扮演越來越關鍵的角色。但許多工程團隊仍面臨同樣的瓶頸:感測器模擬、電路設計與系統驗證分屬不同流程,導致週期拉長、誤差增高,原型一做再做、設計一改再改。 這樣的流程真的無法改善嗎?Siemens 最新的白皮書指出——其實,只要在設計階段導入數位模擬與混合模擬平台,設計迭代與系統驗證就能更精準、快速甚至自動化。 設計從不只是一張圖:PMUT 感測器數位分身讓模擬真正落地 在這份《從概念驗證到產品化——MEMS 感測器的初始設計》白皮書中,Siemens 團隊展示了一套完整流程,如何以 PMUT(壓電微機電超音波換能器)取代傳統壓阻式感測器,並藉由 OnScale 雲端平台建立 256 組 FEA 模型,快速探索不同厚度與幾何參數對共振頻率的影響。 透過建立數位分身,不僅能預測壓電元件在不同材質與頻率下的振動模式與功耗,更能搭配類比前端與 Verilog-AMS 模擬,直接驗證整體電路回
Apr 9, 20253 min read


High density interconnect (HDI) and ultra HDI PCB technologies
By Stephen V. Chavez In the ever-evolving landscape of printed circuit board (PCB) technologies, high density Interconnect (HDI) and...
Aug 8, 20242 min read


How to verify well layer connectivity with soft checks
By Terry Meeks In the landscape of modern IC chip verification, ensuring the connectivity from diffusion layers to well regions is...
Aug 6, 20244 min read


A new physical verification reporting solution smooths the on-time tapeout effort
By Richard Yan In the intricate world of system-on-chip (SoC) development, Physical Verification (PV) reports serve as vital checkpoints...
Jul 30, 20242 min read


Accelerate IP design cycles and reduce costs with Calibre design stage verification
By Terry Meeks In the fast-paced world of semiconductor design, time is a critical asset. One way IC designers save time is to...
Jun 25, 20244 min read


Unraveling the 3DIC shift left strategy: Navigating the world of multi-dimensional ICs
By John Ferguson IC design’s evolution continues to push the boundaries of Moore’s law to new heights. One of the most intriguing...
Jun 11, 20245 min read
bottom of page
