【解決方案】西門子推出 Innovator3D IC：針對 3D IC 設計、驗證與製造的全方位多物理整合式駕駛艙

By John McMillan

在 2024 年於舊金山舉行的設計自動化大會 (DAC) 期間，西門子 EDA 電子電路板系統部門資深副總裁 AJ Incorvaia 宣布推出 Innovator3D IC。這款全新軟體為 ASIC 與小晶片 (chiplet) 的規劃與異質整合，提供了一條快速且可預測的途徑，並支援全球最新、最先進的 2.5D 與 3D 半導體封裝技術及基板。

Innovator3D IC 提供了一個整合式駕駛艙，用於建構完整半導體封裝組件的數位雙生 (Digital Twin)，適用於設計規劃、原型製作和預測性分析的統一資料模型。此整合式駕駛艙驅動實作、多物理分析、機械設計、測試、簽核以及發佈至製造階段。

透過整合電源、訊號、散熱和機械應力分析工具，它能夠進行快速的「假設分析」探索，同時在詳細設計實作之前識別、避免並解決挑戰。這種左移方法可以防止後續產生高成本且耗時的重工，或避免產出欠佳的結果。

西門子Xcelerator 方案中已具備最齊全的半導體封裝相關技術組合，透過將這些技術與 Innovator3D IC 結合，我們能協助客戶實現超越摩爾定律（More-than-Moore）的突破。

—— 西門子數位工業軟體 電子電路板系統部門 資深副總裁 AJ Incorvaia

Innovator3D IC 提供統一的整合式駕駛艙

Innovator3D IC 的統一整合式駕駛艙專為設計規劃、原型製作以及預測性多物理量分析而設計。該掌控中心能針對完整的半導體封裝組件，建構出一個在功耗、效能、面積與成本上皆經過最佳化的數位分身。

進而透過受控且安全的設計IP 數位線程管道，驅動後續的實作、多物理量分析、機械設計、測試、簽核，並最終發佈至晶圓代工與封裝製造。

2024 年於舊金山舉行的設計自動化大會 (DAC) 期間，西門子 EDA 電子電路板系統部門資深副總裁 AJ Incorvaia 宣布推出 Innovator3D IC。這款全新軟體為 ASIC 與小晶片 (chiplet) 的規劃與異質整合，提供了一條快速且可預測的途徑，並支援全球最新、最先進的 2.5D 與 3D 半導體封裝技術及基板。

Innovator3D IC 提供了一個整合式駕駛艙，用於建構完整半導體封裝組件的數位雙生 (Digital Twin)，適用於設計規劃、原型製作和預測性分析的統一資料模型。此整合式駕駛艙驅動實作、多物理分析、機械設計、測試、簽核以及發佈至製造階段。

透過整合電源、訊號、散熱和機械應力分析工具，它能夠進行快速的「假設分析」探索，同時在詳細設計實作之前識別、避免並解決挑戰。這種左移方法可以防止後續產生高成本且耗時的重工，或避免產出欠佳的結果。

西門子Xcelerator 方案中已具備最齊全的半導體封裝相關技術組合，透過將這些技術與 Innovator3D IC 結合，我們能協助客戶實現超越摩爾定律（More-than-Moore）的突破。

—— 西門子數位工業軟體 電子電路板系統部門 資深副總裁 AJ Incorvaia

Innovator3D IC 提供統一的整合式駕駛艙

Innovator3D IC 的統一整合式駕駛艙專為設計規劃、原型製作以及預測性多物理量分析而設計。該掌控中心能針對完整的半導體封裝組件，建構出一個在功耗、效能、面積與成本上皆經過最佳化的數位分身。

進而透過受控且安全的設計IP 數位線程管道，驅動後續的實作、多物理量分析、機械設計、測試、簽核，並最終發佈至晶圓代工與封裝製造。

Innovator3D IC 以 STCO 為核心的開放式架構

Innovator3D IC 的架構是圍繞著由 IMEC 開發的系統技術共同最佳化 (STCO) 方法論所建構。STCO 貫穿了原型製作、規劃、設計、簽核以及製造移交的全過程，並以全面的驗證與可靠度評估作為總結。儘管 Innovator3D IC 掌控中心已直接整合於龐大的 Siemens Xcelerator 技術組合中，它仍支援第三方單點解決方案的整合，因為西門子深知客戶在目前的設計流程中，可能仍希望繼續使用既有的第三方工具。

整個組件的單一數位分身資料模型

Innovator3D IC 可建構並維持整個裝置的 3D 數位雙生，其中包含小晶片、中介層、基板，甚至是系統印刷電路板。透過其階層式裝置規劃功能，可以定義並最佳化小晶片與 ASIC 的平面規劃及其外部介面分配，以達成整體的 PPA 與成本目標。藉由與配置與佈線實作工具配合的階層式工程變更命令流程，可針對個別小晶片、ASIC、中介層、封裝的 PPA 與時序，以及整體裝置進行局部最佳化。

支援產業標準

Innovator3D IC 的核心宗旨之一是支援產業標準格式、協定與 API 介面。第一個關鍵領域是對於 3Dblox™ 標準的承諾與支援，該標準能實現 EDA 工具間的互操作性，為 3D IC 系統級設計的終端使用者與客戶帶來提升生產力與效率的優勢。其次是確保能順暢地採用並使用現有及全新的晶粒對晶粒介面 IP，例如 UCIe 與 BoW。此外，透過開放運算計畫的小晶片設計交換工作小組，已能直接使用由新興商業小晶片生態系所提供的標準化小晶片模型。

階層式裝置規劃

包含多個小晶片的高階 2.5/3D 異質整合設計，其接腳數量通常多達數億個。設計人員在進行此類設計的組裝與工程變更命令更新時，常面臨巨大的瓶頸。僅採用頂層合成方法對大多數實際應用而言會產生落差，而若在所有位置都進行凸塊級分析，則極度耗費時間與資源。

Innovator3D IC 採用階層式裝置規劃方法，將設計表示為具有參數化屬性的幾何分區智慧接腳（smart pin）區域。這些屬性標示了每個區域應如何進行階層式重複使用開發，以及如何利用已驗證的佈局技術實現物理佈局。因此，設計人員能快速執行關鍵更新，同時將分析方法與特定的智慧接腳區域進行媒合，以避免極長的執行時間。

小晶片對小晶片介面規劃

小晶片間的通訊對於高效能運算與 AI 裝置至關重要，必須在滿足功耗要求的同時，提供所需的效能與頻寬。階層式介面佈線路徑草圖規劃允許設計人員探索介面佈線通道，並最佳化小晶片介面與接腳分配。規劃結果將傳遞至詳細的配置與佈線階段，以進行符合 PDK 規範的實作。

預測性多物理量分析

在原型製作與規劃階段，於正式進入設計實作前評估所有設計情境的效能至關重要。Innovator3D IC 直接整合了電源、訊號、散熱及機械應力分析，因此能快速評估設計情境，並在詳細設計實作前探索並解決任何問題。這種左移方法可防止後續產生高成本且耗時的重工，或避免產出欠佳的結果。

全面的工作流支援

一旦系統架構被分割或分解為各個實作目標（例如小晶片、3DSoC、ASIC 和記憶體），Innovator3D IC 便會利用組件數位分身的動態管理數位線程資料模型，來驅動一套全面的工作流。

「對於 EMIB 等先進異質整合平台而言，具備預測性分析功能的整合式佈局規劃與原型製作掌控中心至關重要。透過與西門子 EDA 的合作，我們將 Innovator3D IC 視為先進整合平台中一項重要的設計技術組件。」

—— Intel Foundry 生態系統技術辦公室 副總裁兼總經理 Suk Lee

建構於次世代電子系統設計基礎之上

Innovator3D IC 與我們的次世代電子系統設計採用相同的架構。此架構透過以下五大關鍵面向提供全新功能：

• 直覺化

• AI 深度整合

• 生態系連結

• 整合式設計

• 安全防護

Innovator3D IC 整合了多項技術來驅動 ASIC、小晶片及中介層的實作，包含：

• Aprisa™：西門子的數位 IC 配置與佈線技術。

• Xpedition™ Package Designer：封裝設計軟體。

• Calibre® 3DThermal：熱分析軟體。

• NX™：機械設計軟體。

• Tessent™：測試軟體。

• Calibre® 3DSTACK：用於晶片間的設計規則檢查、佈局與電路圖對照以及投片簽核。