【解決方案】DFT驗證：應對不斷演進的挑戰

By Jake Wiltgen

技術進步正以驚人的速度持續發展，各行各業對高可靠性系統的需求至關重要。安全關鍵系統、高效能運算及異質運算，僅是要求極致可靠性的終端市場中的一部分。

目前有三大重要趨勢正形塑著可測試性設計（DFT）的領域：

• 技術縮放 代表在先進製程節點中執行新一代 DFT 架構，以維持良率與利潤。

• 設計縮放 涵蓋了在高度複雜的架構（SoC、3DIC 等）交付可靠產品所需的階層式 DFT 方法論。

• 系統縮放 包含確保矽晶圓在整個生命週期中具備極高可靠性的測試技術。

Tessent 矽晶片生命週期解決方案是業界領導者，提供具備成本效益且可擴展的測試解決方案，旨在解決各項首要關注的問題：測試機執行時間、高缺陷覆蓋率、降低測試功耗等。簡單來說，就是處理最棘手的核心難題。

然而，我們絕不能忽略另一個不容忽視的挑戰，即規模雖小但正快速演進且日益嚴峻的課題：DFT 驗證。

不斷演進的 DFT 驗證範式

驗證工作量與數據量的增長，正是應對產業三大趨勢後的結果。

在技術縮放層級，為了在日益增加的製程角與故障模型下進行全面驗證，單一區塊的成本正不斷攀升。除了跨各種配置進行圖樣驗證外，專案團隊還必須驗證將圖樣供應至掃描鏈的 DFT 基礎設施。對於單一核心進行詳盡測試時，擁有數千組不同的圖樣集（部分平行執行，部分序列執行）並不罕見。

當設計規模擴大，包含多個 DFT 核心的複雜階層式 DFT實作，使驗證工作更加艱鉅。其影響在於NxY的驗證週期，其中 N 代表每個核心的模擬次數，而 Y 代表晶片中獨特核心的數量。此外，在將區塊級圖樣重新對應到頂層環境後，還需要進行頂層的平行與序列模擬。

最後，在系統縮放層級，越來越多的市場要求產品從導入到退役都必須具備極高的可靠性。為了滿足這一需求，企業正利用從功能圖樣中獲得的額外涵蓋範圍，並實作系統內測試功能（硬體與軟體），以便在現場執行圖樣，進而識別甚至預測矽晶圓何時會退化至失效。

為了應對日益增加的模擬執行時間以及龐大的驗證週期需求，西門子近期推出 Questa One DFT 驗證解決方案。該解決方案內含一套專為 Tessent 解決方案量身打造的技術套件與工作流程，提供最佳的使用者體驗並實現引擎效能的進步。

Questa One DFT 驗證解決方案

透過與 Tessent 矽晶片生命週期解決方案的無縫整合，Questa One DFT 驗證解決方案提供了一個統一平台，將驗證程序完美銜接至整個 DFT 流程中。這種整合實現了高效的協作並精簡了驗證工作流程，確保能以全方位的方法進行 DFT 驗證。

Questa One DFT 驗證解決方案由靜態/形式驗證、模擬以及驗證 IP 解決方案所組成。其功能包括：

• 靜態分析功能：提供從 RTL 前到 RTL 後的等效性檢查。

• 自動化指令：在插入記憶體內建自測試後，無縫執行 CDC/RDC 分析。

• 自動化協定 SVA 生成：自動產生SVA，用於分析突波情境。

• 閘級模擬效能：與現有解決方案相比，具備數個數量級的效能優勢。

• 可擴展的功能故障分級：針對功能圖樣進行分級，以提升測試涵蓋率。

• DFT 覺察除錯與 X 傳播分析：優化除錯流程並精準分析未知態。

• 軟體覺察驗證 IP：用於加速 IST 硬體與軟體的協同驗證。

客戶正透過 Questa One DFT 驗證解決方案獲得顯著價值，正如微軟在近期的 Questa One 發佈活動中所強調的一樣。

「Microsoft 矽晶工程副總裁 Selim Bilgin 表示：『Questa One DFT (QDX) 模擬利用先進的 DFT 中心模擬功能，提供了比現有模擬解決方案更快速的效能，將我們的驗證時間從數週大幅縮減至數天。除了這些顯著的加速外，QDX 在 Microsoft Azure Cobalt 100 平台上還能進一步提升高達 20% 的效能，為我們的 EDA 工作負載解鎖了更高的效率。』」

結論

隨著半導體產業邁向日益複雜的元件，確保具備成本效益且可靠的矽晶片交付已成為首要任務。Questa One DFT 驗證解決方案提供了一個全面且具擴展性的驗證方案，並與處於應對技術、設計及系統縮放挑戰創新前沿的 Tessent 矽晶片生命週期解決方案無縫整合。

Questa One DFT 驗證解決方案扮演了加速 DFT 簽核並縮短產品上市時間的催化劑，同時形塑了 DFT 驗證的未來。DFT 覺察的靜態分析、形式分析、邏輯模擬、故障模擬、驗證 IP 以及進階除錯器，專案團隊得以有效應對當前與未來的 DFT 驗證挑戰。