By Todd Westerhoff
在高速電路設計領域，許多工程師都有同樣的困擾：「訊號完整性分析太複雜，要花很多時間學習！」西門子最新發布的 HyperLynx 2409 帶來好消息：全新的次世代使用者介面，搭配機器學習輔助，讓新手也能快速上手進階分析。更驚人的是，在一個實際案例中，電源完整性分析速度提升40%，運算時間從48.5分鐘大幅縮減至28.7分鐘。這一切的改變來自於開發團隊對使用體驗的全面革新！
HyperLynx 正在擴展其功能，不僅專注於高速設計，更涵蓋了 PCB 設計與驗證各階段的模擬與分析。如今，HyperLynx 提供電路圖驗證與通用電路模擬功能。Xpedition Valydate 已納入 HyperLynx 系列，成為 HyperLynx Schematic Analysis，Xpedition AMS 也隨之更名為 HyperLynx AMS。這些產品延續了過去的卓越性能，並在原有基礎上進一步增強。
HyperLynx 系列有三大核心目標：
在 PCB 設計流程中推動全面的模擬，便於在早期階段發現並解決潛在設計問題，降低修正難度。
利用自動化流程和特定領域/協議分析技術，讓更多使用者能輕鬆使用進階分析功能。
與電路圖編輯與佈局工具緊密整合，實現設計編輯與分析工具之間的信息無縫傳遞。
次世代電子系統設計
HyperLynx 2409 的一大亮點在於全新的使用者體驗。這是首個基於次世代電子系統設計平台的 HyperLynx 版本，該平台亦被 Xpedition 和 HyperLynx 的其他產品所採用，顯著提升了生產效率，使 HyperLynx 的分析功能能夠觸及更廣泛的設計師群體。隨著新生代設計師進入職場，他們期待快速上手，這一平台結合了最先進的使用者介面、基於機器學習的指令預測及廣泛的自訂功能，支持偶爾使用者與專業分析師在使用體驗上的無縫銜接。簡單的文字無法完全表達這款次世代電子系統設計解決方案對 HyperLynx 操作性的影響，立即下載 HyperLynx 2409，親身體驗進階分析如何變得如此簡便！
基於規則的電路圖驗證
HyperLynx Schematic Analysis 2409 新增了升級的專案導航器，讓您更輕鬆追蹤設計中的關聯性。錯誤報告功能也更加精細化，分為「嚴重」、「缺陷」和「警告」三種類型，並以圓餅圖呈現摘要結果，便於快速掌握設計狀態。此外，指令行界面更加清晰，並且擴展了網路查看器，允許同時開啟多個視圖，顯著增強了可見性和導航便利性。
模擬與混合訊號模擬
HyperLynx AMS 2409 引入多項改進，提升了用戶體驗和工作流程效率。掃描參數分析功能中的參數對話框進行了優化，現在以層次結構排列參數，便於瀏覽。在模型和符號向導中，符號引腳到模型端口的映射流程也得到了簡化，降低了重複分配的風險，進一步簡化了設置過程。
基於規則的 PCB 驗證
HyperLynx DRC 2409 現在允許設計人員通過限定分析範圍來提升檢查性能。改進的區域裁切功能能隔離設計的某些區域，並將其導出為 .cce 文件，方便獨立分析。導出區域可根據設計物件清單或使用者提供的座標來建立。此外，HyperLynx DRC 2409 支援增強的幾何分辨率，最小特徵尺寸從 10 奈米縮減至 1 奈米，顯著提升分析精度，並使 HyperLynx DRC 與 Xpedition 及其他 HyperLynx 訊號完整性產品更加一致。
HyperLynx 訊號與電源完整性
通用功能
BoardSIM 3D 電路板查看器經過大幅改進，現已適用於所有 HyperLynx SI 和 PI 等級，且無需額外的授權功能。3D 視圖會顯示於新的標籤頁上，可與電路板佈局並排顯示，便於比對。
過孔處理也得到了強化，HyperLynx 可依據用戶設定，將 PCB 資料庫中指定的過孔直徑視為鑽孔寬度或成品孔尺寸。由於高速過孔的外徑對精準模擬至關重要，而 PCB 設計規範各異，HyperLynx 支援多種設計風格，並允許對單個過孔和焊墊堆疊進行幾何覆蓋設定。
DDR5 介面分析
DDR5 和 LPDDR5 模擬流程得益於 DDRX 批處理向導的改進，配置 AMI 參數更加便捷。本次更新還自動插入所需的 IBIS-AMI 模型，並包含適用於通用 DDR5 記憶體的 IBIS-AMI 模型，便於設備專屬模型缺乏時使用。DDR5 模擬準確性進一步提升，配有改良的去偏演算法和更具現實性的串擾演算法。HTML 報告現在使用 JEDEC 標準名稱，使其與數據表的結果更易對比。
串行鏈路合規性
新版的 3D 區域檢測功能提升了處理速度，並且更具彈性的回路檢測和區域重用功能可減少需要解算的區域數量。汽車高速乙太網協議更新支持 100 Mbps 和 1000 Mbps 速率，新協議包括 800 Gbps 乙太網擴展、100 Gbps 以及 OIF COM 演算法的改進，並增加對 OIF 224 Gbps 中距離 PAM4 協議的支援。
EDM 整合改進
HyperLynx 與西門子企業數據管理 (EDM) 工具的整合進一步增強，以支持佈局前模擬，使得在 EDM 中管理 HyperLynx 數據更為高效，並提升了團隊間的協作能力。
HyperLynx 高階解算器
全波解算器與工作分配
全波解算器的性能提升使解算時間比上一版本快 2-3 倍，有效縮短了高頻串行通道合規驗證等工作流程的時間。工作分配功能允許用戶將解算任務分散到多個核心或機器上，以進一步縮短解算時間。本次更新引入了進階診斷工具，提供針對每個解算項目狀態（等待中、解算中或已解算）的詳細狀況，並顯示分散計算的所有機器的健康狀態，用戶還可以深入查看具體項目的結果。擴展的 VPN 支援為不同網路配置增添靈活性。
HyperLynx 3D 探索器與設計空間探索
3D 探索器新增了多個高密度互連 (HDI) 過孔模擬範本，這些範本可支持現代 HDI PCB 設計所需的錯位和堆疊微型過孔，有助於提升高速串行鏈路的訊號完整性並增加布線密度。此外，HyperLynx 設計空間探索 (DSE) 現已包含一個通用入口，能配置連接其他軟體工具，擴展了超出 HyperLynx 環境的優化能力。用戶可以通過存儲的文件或 API 來驅動流程，從而簡化設計與優化流程。
混合解算器
混合解算器的性能提升，使 PDN 和訊號電源感知模擬更快速且內存使用更有效率。在一項參考案例中，一個交流去耦電源完整性模擬的電源分佈網路（PDN）解算速度提升了 40%，解算時間從 48.5 分鐘縮短至僅 28.7 分鐘。此外，內存峰值從 28 GB 降低至 16 GB，顯著提高效率且不影響精確度。
Comments