隨著半導體先進製程的技術不斷向前推移，晶片設計的挑戰性不斷提高，貿易戰對全球產業供應鏈等衝擊，電子設計自動化(EDA)工具領導供應商西門子EDA，為協助使用者獲得最即時、最專業資訊，於11月底在新竹國賓大飯店舉辦睽違近2年的「Siemens EDA Calibre Day...

本周一(11/14)的 L-Edit 進階實務 Workshop 2022，為恩萊特科技的客戶進行 L-Edit 環境架構以及相關功能的介紹。 除了功能的操作之外，也透過實務案例針對 DRC Set Up、TDB Layout vs Layout Comparison、Docking Views、Wire Utilities 和 Mask Bias 等相關範例作介紹，加深學員們對 L-Edit 的了解，協助解決專案問題提升設計效率！ 課程結束後，也獲得客戶們許多正面回饋 「今天講師講了很多小技巧，以及不知道的功能，對工作上提高非常多方便度」 「有初階的課程希望也有機會參加」 「非常完善！真是感謝！」 您也想參加 L-Edit Workshop 增加實務應用經驗值嗎？ 歡迎與我們聯絡，了解更多詳情！ 恩萊特科技股份有限公司 Enlight Technology Co., Ltd. www.enlight-tec.com 300052 新竹市東區關新路27號14樓之1 電話：03-602-7403 傳真：03-563-0016 sales@enlig

This video demonstrates the remote communication and control of EXFO CTP-10 to set its operating conditions to measure a device under...

This video demonstrates measuring remotely the intensity of 4-Ch DEMUX using a Broadband source hosted in EXFO LTB-8 equipment and...

Siemens Digital Industries Software today announced TSMC has certified a broad array of EDA solutions from Siemens Digital Industries Software for the foundry’s newest process technologies. In addition, recent collaboration between Siemens and TSMC has successfully established key milestones of relevance to mutual customers, including 3D IC enablement, further advancement of EDA in the cloud, and a range of other successful initiatives. “Siemens has been a long-standing ecos

By Jim Martens The new VX.2.12 release of PADS Professional has improvements across the following areas: Array placement MCAD collaborator Physical reuse Improved differential pair stability while moving complex vias High speed routing and design Performance General improvements PADS Professional cloud ecosystem applications Array placement We have made some design creation improvements that affect predictability such as the new array component property, and we have improved

OptiInstrument is a software tool that makes it easy to communicate with instruments and automate their operation using remote control...

西門子數位化工業軟體今日宣布與聯電（UMC）合作，為聯電的晶圓對晶圓堆疊（wafer-on-wafer）及晶片對晶圓堆疊（chip-on-wafer）技術提供新的多晶片 3D IC 規劃、組裝驗證，以及寄生參數萃取（PEX）工作流程。 據悉，聯電開發出其全新混合鍵合（hybrid-bonding）3D 電路布局驗證（LVS）和寄生參數獲取工作流程，使用西門子 XPEDITION Substrate Integrator 軟體進行設計規劃與組裝，西門子 Calibre 3DSTACK 軟體進行晶片間的連接檢查，同時還使用 Calibre nmDRC 軟體、Calibre nmLVS 軟體及 Calibre xACT 軟體進行 IC 及晶片間延展實體及電路驗證任務。 而在雙方合作後，聯電也將向全球客戶提供此項新流程。藉由在單一封裝元件中提供晶片或小晶片（chiplet）彼此堆疊的技術，企業可以在相同或更小的晶片面積上實現多個元件的功能。與在 PCB 板上擺置多個晶片的傳統系統配置相比，這種方法不僅更加節省空間，而且能夠提供更出色的系統效能及功能以及更

With the PADS Professional App Suite everyone is connected and we all know we’re looking at the latest design data. It removes any...