AI 運算叢集對晶片間頻寬的需求持續攀升，傳統插拔式光模組在功耗與密度上已逼近瓶頸，光電共封裝（CPO）成為下一步的整合方向。這篇研究展示 Broadcom 以 7nm FinFET 製程打造的 6.4 Tb/s 重定時 ASIC， 組成 51.2 Tb/s 的 CPO 系統，是目前文獻中整合度最高的設計。 CPO 架構與晶片定位 光電共封裝透過將光電子晶片（PIC）與網路 ASIC 緊密共置，大幅縮短晶片間電氣互連長度，藉此降低訊號完整性問題與功耗。本文介紹的晶片單片整合 64 條 Egress（TX）通道與 64 條 Ingress（RX）通道，每條通道資料速率均為 106.25 Gb/s PAM-4，並整合 320 路監控光二極體讀出線路、320 路加熱器 DAC，以及完整時脈產生與數位訊號處理架構。8 顆這樣的光電引擎共封裝後，即可組成 51.2 Tb/s 的 CPO 系統。 圖 1：6.4 Tb/s CPO ASIC 的頂層方塊圖，顯示 Egress 路徑（TX）與 Ingress 路徑（RX）分別透過有機基板連接至主機網路 ASIC，

本文根據 Futurewei Technologies 的 F. Effenberger 於 2025 年 9 月發表的簡報，整理光學線路交換（Optical Circuit Switching，OCS）技術原理、商業部署現況，以及其在 AI 資料中心 Fabric 中的五種架構應用。 為何重要 AI 叢集中數千個加速器之間的全對全（all-to-all）通訊要求每個節點以微秒精度同步交換梯度與模型權重，電氣封包交換機每跳產生的序列化延遲與 O/E/O 轉換功耗已成為制約叢集規模的明確瓶頸。NVIDIA 在 OCP EMEA 2025 的公開分析顯示，OCS 與共封裝光學（Co-Packaged Optics，CPO）的組合可將網路功耗從 83 pJ/b 降至 31 pJ/b，改善幅度達 2.6 倍。 為何選擇 OCS 而非光學突發交換 OCS 以整個光學埠為粒度建立直接光通道，信號路徑中完全不經過 O/E/O 轉換，對速率與協議完全透明：今日承載 100G 流量的 OCS 無需改動硬體即可承載 800G。相對地，光學突發交換（Optical B

本文根據 V. Sekar 於 2026 年 2 月在 Vik's Newsletter 發表的產業分析，整理 GlobalFoundries 與 Tower Semiconductor 矽光子產能擴建規模、共封裝光學（CPO）商業化進程，以及矽光子技術取代銅電氣互連的工程依據。 AI 訓練叢集的互連頻寬需求已突破銅電氣互連的物理極限——在單通道速率超過 100 Gbps 後，銅線訊號完整性劣化且功耗不可承受。兩大矽光子晶圓代工廠於 2025 年財報同步公布三位數成長率與 2028 年前的產能預訂情況，顯示業界正以具體資本支出押注這項技術切換。 為何選擇矽光子而非延伸銅電氣互連 光訊號在矽波導中不像電訊號般產生電阻性損耗，使矽光子在更長距離上維持更低功耗。更關鍵的是，矽光子波導、調變器與光偵測器可直接使用現有半導體微影、沉積與蝕刻設備製造，無需全新製造設施，讓晶圓代工廠得以快速擴充產能。相比之下，銅電氣互連在突破 100 Gbps 後需加入複雜的等化電路，每增加一級等化即帶來額外功耗與訊號延遲，在資料中心機架層級累積的功耗差距已達無法接受的程度。

恩萊特科技於台北舉辦『矽光子設計到量產：CPO與異質整合技術論壇』，匯聚產學專家探討AI高速運算與資料中心需求，共同推動矽光子商用化與半導體新世代發展。