當設計高速信號PCB或者複雜的PCB時，常常需要考慮信號的干擾和抗干擾的問題，也就是設計這樣的PCB時，需要提高PCB的電磁相容性。 為了實現這個目的，除了在原理圖設計時增加抗干擾的元件外，在設計PCB時也必須考慮這個問題而最重要的實現手段之一就是使用高速信號佈線的基本技巧和原則。 高速信號佈線的基本技巧包括控制走線長度、蛇形走線、差分對佈線和等長佈線，使用這些基本的佈線方法，可以大大提高高速信號的品質和電磁相容性。 控制佈線長度需要對走線的網路或引腳對設置走線長度限制，將走線長度控制在一定的範圍之內。 蛇形走線目的就是為了調節延時，滿足系統時序設計要求。蛇形走線會破壞信號品質，改變傳輸時延，佈線時要儘量避免使用。 恩萊特科技股份有限公司 Enlight Technology Co., Ltd. www.enlight-tec.com 302新竹縣竹北市復興三路二段168號6樓之一 電話：03-602-7403 傳真：03-621-0304 sales@enlight-tec.com

By Dennis Joseph Is the dress black and blue, or white and gold? Is that a rabbit or a duck? People looking at the exact same image often see it differently. While it can be fun to argue with friends about trivial disagreements like this one, it’s a lot less fun when you’re designing a computer chip and you’re arguing with your coworkers about how the layout looks. It’s frustrating, and impedes real work getting done. (Okay, maybe arguing with people on Twitter is also frustr

PADS的物理設計規則分為三個層次，優先順序最高的是元器件規則，可以根據PCB中的封裝類型甚至個別元器件的特殊要求進行單獨地佈局佈線約束，如扇出方式、管腳連出線的尺寸與角度等規則。 優先順序次之的是網路規則，可以將同種信號歸納為一個網路組，然後統一定義其佈線方式，如線長線寬、間距佈線層設置、可用過孔、最大過孔數及拓撲結構等規則，也可以對單個網路，乃至某個網路裡的關鍵連接進行特殊的佈線規則定義。 優先順序最低的是通用規則，可對沒有特殊要求的網路、元器件進行常規的佈線參數定義。軟體可以根據 定義好的層次式規則對PCB上的網路和元器件進行規則驅動佈線及DRC驗證，提高設計的可靠性。 恩萊特科技股份有限公司 Enlight Technology Co., Ltd. www.enlight-tec.com 302新竹縣竹北市復興三路二段168號6樓之一 電話：03-602-7403 傳真：03-621-0304 sales@enlight-tec.com

By: Deb Geiger, VP Global Marketing, Aegis Software How Aegis’ FactoryLogix platform can help manufacturers transform their operations...

PADS中可以分組檢視Nets，以減少數量繁多的飛線對佈局佈線造成的影響。在功能表列View下的Net選項中（Ctrl+Alt+N），可以設置網路顯示的顏色和方式，包括是否顯示該網路的飛線，即左下方View Unroutes Details下的選項。 選擇None則預設關閉所有飛線顯示，除非另外設置了別的網路的顯示方式。也就是說默認（default）設置的優先順序是最低的。除了為單個網路分配顯示方式，還可以為網路組（Class）一併設置顯示方式。 恩萊特科技股份有限公司 Enlight Technology Co., Ltd. www.enlight-tec.com 302新竹縣竹北市復興三路二段168號6樓之一 電話：03-602-7403 傳真：03-621-0304 sales@enlight-tec.com

隨著AI時代的到來，市場上對大資料處理速度的需求越來越高。眾所周知，工藝制程的進步是實現高性能計算最為有效的途徑之一。因此，市場對先進制程的需求也會越來越旺盛。根據IC Insights發佈的《2020-2024年全球晶圓產能》報告顯示，從2024年開始，先進工藝的IC產能...