By Matthew Hogan 隨著產業不斷突破 IC 設計的極限，對於高效設計驗證工具的需求也變得愈發關鍵。此時，Siemens 的 Insight Analyzer 登場，這是一項改變遊戲規則的解決方案，正在革新工程師從 IC 設計早期階段開始進行驗證的方式。Insight Analyzer 協助設計人員識別並解決與設計特定相關的潛在電路可靠度問題，進而提升對電路設計能夠一次成功流片的信心。它的使用時機早於其他可靠度分析工具，運作於前佈局的網表上。 前期驗證策略：及早發現問題 在多數 IC 設計專案中，時間至關重要。傳統上，驗證工作通常被安排在設計流程的後期。然而，這種作法可能導致昂貴且耗時的重工，因為許多本可以在早期發現的問題，往往要到後期才會浮現。 Insight Analyzer 採取了不同的方式，應用「前期驗證」的策略。透過在設計流程的前佈局階段即整合漏電與可靠度驗證，工程師能在問題擴大前及早辨識並處理潛在風險。這不僅節省時間與資源，也有助於確保最終產品能達到最高品質與可靠度的標準。 圖一：透過 Insight Analyzer.

HyperLynx® DRC 是一套功能強大且高速的電性設計規則檢查工具，能自動化驗證流程，協助您反覆執行設計檢查。它能針對難以透過模擬發現的問題進行複雜檢查，例如走線跨越電源分割區、垂直參考平面變化，以及 EMI/EMC 等規則。內建數十項涵蓋訊號完整性（SI）、電源完整性（PI）、電磁干擾/相容性（EMI/EMC）、安全性與類比電路的全面設計規則檢查，功能遠超出 PCB 佈局工具內建 DRC 的侷限。支援所有主流 PCB 設計流程。 HyperLynx DRC 標準版與開發者版的優勢 超過 100 項涵蓋 SI、PI、EMI/EMC、安全性與類比設計的全面檢查 規則參數可依據技術節點、企業內部或 IC 供應商的指導原則進行調整 搭載先進的幾何與拓撲分析引擎，有效執行設計規則檢查 設計設定與操作導覽簡便直覺 可從 Sharelist（HTML 格式）錯誤報告中交叉比對至設計違規位置 支援以 JavaScript 和 VBScript 撰寫自訂規則，並提供規則除錯工具 📘想深入了解如何善用 HyperLynx® DRC 提升電性驗證覆蓋率、減少

為什麼印刷電路板（PCB）設計的重製（re-spin）被視為常態而非例外？根據過往的資料，專案時程與預算通常都會預留多次重製的空間。Valor NPI 軟體整合至 Xpedition 軟體後，已證實能透過可製造性設計（DFM）技術，平均減少約 57% 的重製次數。這項技術能讓製造相關問題在流程初期即被發現並修正，進而節省時間與成本。 可製造性設計（DFM）分析的好處 協助您在初期發現並修正問題，節省時間與成本 在不離開 Xpedition 使用環境的情況下，提供無縫的即時可製造性設計 減少重製次數，加速新產品導入（NPI）與量產，提升品質與速度 降低專案風險，協助您如期且符合預算完成專案 可快速設計拼板，優化材料使用並降低成本 透過智慧化的 PCB 設計交接，加速製造與組裝流程，同時降低成本 歡迎下載完整白皮書： 👉 點我下載 白皮書

By Yaron Tayar PADS Professional Premium DFM —一項創新的解決方案，能夠將完整的可製造性設計（DFM）分析無縫整合進 PADS Professional Premium 環境中。透過這項尖端工具，您可以強化新產品導入流程（NPI），確保整體作業流程更加順暢且高效。 PADS Professional Premium DFM 包含了 PADS Professional Premium 的所有功能，包括電路圖設計、PCB 佈局、佈局前後模擬、類比／混合訊號模擬、雲端資料管理與協作、與多家元件代理商的整合，以及元件查詢功能。 使用 PADS Professional Premium DFM，您可以根據合作製造商所提供的預先定義 DFM 規則，或是依據西門子在電子產業中豐富經驗所建立的預設 DFM 定義，來測試設計的可製造性。 這套操作簡便的 DFM 解決方案，讓您能夠透過雲端的 Valor DFM 引擎輕鬆執行製造分析，且全程皆可在熟悉的 PADS Professional 電子設計軟體環境中進行。您無需離開

從 EDA 驗證延伸到矽光子時代，讓你的設計從模擬到流片一次到位！ 矽光子技術正逐步改變高速傳輸、通訊、運算的未來樣貌。但設計團隊卻普遍面臨同一難題：傳統電子設計流程難以直接套用在光子積體電路（PIC）上，不僅元件特性大不同，版圖與驗證方法也全盤重寫，導致週期拉長、驗證困難...

By John Ferguson 面臨的挑戰：傳統 DRC 驗證方式已難以應付現今需求……積體電路設計日益複雜且自動化程度提高，使得傳統的設計規範檢查（DRC）方法變得不再有效。這些早期為較簡單、手動佈局所設計的 DRC 工作流程，是以「邊修邊建」的方式進行——在完成佈局後執行檢查，標記違規處，再反覆修正。這套方法在過去尚能應付，但現在的設計通常具有多層結構、層級架構，且常由分散團隊共同開發，使得全圖 DRC 驗證成為設計流程中的一大瓶頸。 傳統 DRC 為何無法勝任現今設計需求？ 執行時間過長： 隨著設計規則日益複雜，驗證所需時間呈指數型增加。 佈局尚未完成： 許多設計是分階段完成的，使得在流程早期進行完整驗證變得不切實際。 除錯效率低： 全域性的規則違反通常難以定位與修正，因其問題不具區域性。 影響是什麼？ 團隊在除錯與驗證上遭遇顯著延遲，導致設計定案（tape-out）時程延後，資源消耗也隨之增加。 解決方案：採用 Calibre nmDRC Recon 的前期驗證策略 面對上述挑戰，Siemens 推出 Calibre nmDRC...

以國際級工具＋在地化訓練與技術服務 提供產業精準方案 台灣半導體產值在2024年達5.3兆元，2025年預估突破6.2兆，產業動能強勁，背後卻潛藏隱憂：晶片設計複雜度激增，人才供給卻跟不上腳步，特別是對中小型企業而言，效率成為能否生存的分水嶺。...

By Zach Caprai 使用 HyperLynx 進行任務分配 計算任務分配是擴展與優化任何訊號完整性（SI）分析的重要關鍵。任務分配的目的是透過平行運算，在維持所需模擬精準度的同時，縮短模擬所需時間。這類平行模擬具備高度延展性，無論是 3 條通道還是 3,000 條通道，都能順利運作。此外，任務分配也能用來擴展整體模擬的精確度。HyperLynx 特別設計的任務分配功能，可依據使用者的技術程度進行彈性調整與擴充。 當你開始將「運算時間」視為需要模擬精度與深度皆平衡的可用資源時，你將能更有效率地管理並擴展後期的訊號完整性需求。 時候到了 當你的電路板佈線完成後，你會怎麼做？是直接送交製造商、然後祈禱一切正確無誤嗎？一旦佈局完成，通常就會面臨時程壓力，讓人傾向直接將設計送交製造。花時間驗證設計其實是大家都知道該做的事，但在時間與精準度之間，總得取得某種平衡。沒時間再手動檢查所有細節——畢竟設計規則都遵守了、佈線過程也都很仔細，所以這塊板子應該沒問題，對吧？ 佈局完成後的分析，也就是設計驗證，是評估設計是否已準備好進入製造階段的正確方式，其主要

By Gabor Soos Siemens Xcelerator 是什麼？ Siemens Xcelerator 正在顛覆企業推動數位轉型與永續發展的方式。這是一個充滿活力的生態系統，結合了互聯的硬體、軟體與服務，旨在提升製造效率、彈性與創新力。 Siemens 正從以產品為中心的策略，轉向以客戶為優先的思維，重點包括： ✔ 無縫的溝通與使用者體驗 ✔ 整合式、由 AI 驅動的解決方案，取代零散的工具 ✔ 更強大的生態系合作關係，推動創新 ✔ 開放且具資安防護的 API，輕鬆整合各系統 透過 Siemens Xcelerator，我們不只是打造解決方案，更是在塑造製造業的未來。 Siemens 的 AI 驅動創新 人工智慧是 Siemens Xcelerator 全系列產品的核心策略之一。我們善用 AI 技術來強化： 🚀 製程自動化與最佳化 🔎 資料搜尋、探索與分析 💡 使用者生產力與智慧化使用體驗 Siemens 持續精進其 AI 技術架構，並與 OpenAI、Microsoft 和 AWS 合作，將最先進的 AI 能力導入電子製造領域。